Download electrónica resistente a la radiación para la

ELECTRÓNICA RESISTENTE A LA RADIACIÓN PARA LA ACTUALIZACIÓN DE LOS DETECTORS DE
PIXELES DE ATLAS Y CMS
LUIS MIGUEL JARA CASAS (EP-ESE-ME)
LICENCIADO EN CIENCIAS FÍSICAS, INGENIERO EN ELECTRÓNICA
SUPERVISOR: JORGEN CHRISTIANSEN
lmjaracasas@gmail.com

Introducción: necesidades y requisitos en los detectores de píxeles de ATLAS y CMS:
ATLAS y CMS son dos de los cuatro grandes experimentos del Gran Colisionador de Hadrones (LHC).
De todos los detectores que componen ambos experimentos, los detectores de píxeles son los más
cercanos al punto de colisión de las partículas: su función es detectar la posición de las partículas
generadas tras la colisión. El acelerador fue diseñado para ir incrementando a lo largo de los años la
energía de las partículas, lo que implica que cada uno de los experimentos ha de ser actualizado para
cada una de sus fases de funcionamiento, adaptándose a las necesidades que este incremento de
energía supone.
Cuando las partículas colisionan emiten una gran cantidad de radiación: por ello múltiples equipos
pertenecientes al CERN se centran en asegurarse de que toda la electrónica utilizada en el acelerador
resista al daño producido al irradiarla. Actualmente, gran parte de los esfuerzos en términos de
investigación se centran en la próxima actualización de los experimentos, prevista para ponerse en
marcha en 2023, denominada “phase 2 upgrade”. Debido al aumento de la velocidad de las partículas,
la radiación prevista en el acelerador superará en más de 10.000 veces la radiación recibida en el
espacio.
Durante mi periodo como trainee en el CERN he estado trabajando en la “RD53 collaboration”, una
cooperación entre instituciones científicas de todo el mundo ligadas a los experimentos ATLAS y CMS
que tiene como objetivo el desarrollo de la electrónica ligada a la actualización de los ya mencionados
detectores de píxeles de ambos experimentos. Actualmente los esfuerzos se centran en el diseño del
prototipo del chip que se encargará de leer el estado del detector de píxeles para la phase 2 y
gestionará todos los datos adquiridos para luego enviarlos hasta los centros de datos.
Los requisitos derivados de los altos niveles de radiación se suman a los dados por el aumento de la
tasa de datos por segundo necesaria mandar la información del detector extraída del detector de
píxeles hasta al exterior. A todo ello se le suma las restricciones en cuanto a espacio disponible, así
como restricciones de masa (toda la electrónica y detectores deben ser lo más liguera posible para no
perturbar la trayectoria de las partículas que las atraviesan).
Debido a estos requisitos, mi trabajo en el CERN se ha dividido en dos proyectos: el desarrollo de un
sistema de testeo para un chip diseñado con el fin de estudiar los efectos de la radiación en la
electrónica, y el desarrollo de simulaciones electromagnéticas para el estudio de viabilidad del
prototipado de cables eléctricos de muy baja masa capaces de transmitir 1.28Gbits/s en distancias de
hasta dos metros. Ambos proyectos se describen brevemente en los siguientes apartados.

Proyecto 1: Sistema de testeo de un chip para el estudio del impacto de la radiación en
electrónica digital:
Como ha sido mencionado anteriormente, los altos niveles de radiación en los experimentos del
acelerador suponen un primer reto en el diseño de la electrónica que los rodea, ya que nunca antes
se ha alcanzado tales niveles de radiación en ningún sistema, ni siquiera en el espacio. Es por ello que
varios equipos del departamento de microelectrónica (entre ellos el RD53 en el que trabajo) han
ELECTRÓNICA RESISTENTE A LA RADIACIÓN PARA LA ACTUALIZACIÓN DE LOS DETECTORS DE
PIXELES DE ATLAS Y CMS
LUIS MIGUEL JARA CASAS (EP-ESE-ME)
lmjaracasas@gmail.com
diseñado un chip con el único objetivo de estudiar e investigar los efectos de la radiación en
transistores de tecnología de 65nm.
El chip cuenta con ciertas estructuras de test usando diferentes puertas lógicas (inversores, puertas
NAND, NOR, flip-flops…) y otros módulos a testear, como osciladores controlados por tensión o
estructuras digitales de alta velocidad. Todos estos módulos digitales son replicados usando
transistores con distintos tamaños y propiedades. De este modo podemos comparar el
funcionamiento de cada una de las estructuras de test implementadas con diferentes modelos de
transistores. Irradiando el chip podemos ver cuáles de las distintas opciones resiste mejor a la
radiación pudiendo así extraer conclusiones para la optimización de futuros chips.
Para poder excitar el chip y obtener información del mismo, es necesario un sistema de testeo
totalmente automatizado: este debe comunicarse con el chip, proporcionarle la potencia necesaria
para alimentarlo, configurarlo y excitar cada una de las estructuras de test, midiendo la respuesta de
las mismas. Asimismo el sistema debe controlar una máquina de rayos-X, ya que el chip ha de ser
irradiado sincronizando la toma de medidas con la radiación emitida sobre el chip. Este tipo de testeos
pueden durar desde semanas hasta meses, por lo que es necesario un sistema que, una vez lanzado y
ejecutado, no precise de un monitoreo constante.
Imagen 1: Esquema del Sistema de
testeo desarrollado.
Mi labor en este proyecto ha sido la del desarrollo del
software y firmware necesario para la implementación del
sistema de testeo, partiendo de sistemas ya usados en el
departamento y contando con el hardware necesario. El
sistema tiene como cerebro un computador Linux que se
encarga de la comunicación entre todos los elementos:
una FPGA encargada de generar las señales eléctricas
recibidas por el chip que actúa como esclavo del
computador, una placa intermedia encargada del
suministro de potencia al chip, el control de un
osciloscopio con el que se toman las medidas, y la
comunicación con la máquina de rayos-X para activar y
desactivar la emisión de radiación cuando sea necesario.
El entorno software se basa en Python 2.7 y diversas librerías para controlar cada dispositivo y guardar
los datos en un sistema de ficheros ordenado, mientras que el firmware está escrito en los lenguajes
de descripción hardware Verilog y VHDL. Para el análisis, cálculo y representación de datos se utilizan
scripts en Matlab.
Los resultados obtenidos se pueden consultar en la referencia [1], y también han sido presentados en
un póster y posteriormente en un artículo [2] en el Topical Workshop in Electronics for High Energy
Physics (TWEPP) en Karlsruhe, Alemania, en el cual el equipo envuelto en este proyecto (10 personas)
confió en mí como representante en el congreso y autor del póster y artículo.
LUIS MIGUEL JARA CASAS
2
ELECTRÓNICA RESISTENTE A LA RADIACIÓN PARA LA ACTUALIZACIÓN DE LOS DETECTORS DE
PIXELES DE ATLAS Y CMS
LUIS MIGUEL JARA CASAS (EP-ESE-ME)
lmjaracasas@gmail.com

Proyecto 2: Simulaciones y caracterización de cables eléctricos de baja masa para la
transmisión de datos a alta velocidad:
Otro de los requisitos más exigentes a los que tenemos que hacer frente en la próxima actualización
del detector de píxeles es la alta tasa de datos por segundo que debe ser transmitida desde el chip de
lectura del detector de píxeles hasta los sistemas de adquisición de datos.
Los primeros metros de esta transmisión de datos han de hacerse a través de cables eléctricos, ya que
los niveles de radiación en las proximidades de los chips hacen imposible el uso de opto conversores
que permitan utilizar fibras ópticas. Además estos cables han de ser lo más ligero posibles, ya que han
de cumplir ciertas restricciones en cuanto a masa establecidas por el diseño del experimento.
Por tanto es necesario llevar a cabo simulaciones de estas líneas de transmisión que nos permitan
optimizar la masa de estos cables teniendo en cuenta la calidad de la señal a tasas de datos de
1.28Gbits/s. Mi tarea en este proyecto se basó en el desarrollo de simulaciones electromagnéticas con
herramientas de ANSYS (HFSS y Q3D) que nos permitieron jugar con diferentes modelos de cables
tratando de evaluar la viabilidad de cada cable candidato.
Posteriormente, me encargué de comparar las simulaciones con medidas de cables reales, con el fin
de asegurarnos de que estas simulaciones eran suficientemente precisas. Para ello se utilizaron
diferentes dispositivos de medida, como un BERT (Bit Error Rate Tester), que nos permitía obtener los
diagramas de ojo de las líneas de trasmisión; TDR (Time Domain Reflectometer), permitiéndonos
tomar medidas de la impedancia de los cables y de las discontinuidades de las líneas; VNA (Vector
Network Analyzer), con el que medimos los parámetros S de las líneas de transmisión (imágenes 2,3 y
4).
Imagen 2: BERT
Imagen 3: Time domain reflectometer
Imagen 4: Vector network analyzer
Este proyecto continua en marcha. Una vez contrastados los resultados experimentales y las
simulaciones se desarrollarán prototipos de cables con los resultados de las simulaciones.

Referencias:
[1] “DRAD results obtained during irradiation campaigns”, L.M. Jara, CERN-RD53-NOTE-17-001.
[2] “Characterization of radiation effects in 65nm digital circuits with DRAD digital radiation test
chip” L.M. Jara et al., 2017 JINST 12 C02039
LUIS MIGUEL JARA CASAS
3