Download Transductor de Aceleración para la Detección de Sismos

Montevideo, 27-29 de setiembre de 2006
IBERSENSOR 2006
Transductor de Aceleración para la Detección de Sismos Fuertes
J. R. Santalucia1 ; E. Gargiulo2
Instituto de Investigaciones Antisísmicas (IDIA) – Facultad de Ingeniería – Universidad Nacional de San Juan
Av. Libertador San Martín 1290 Oeste – (5400) San Juan – Rep. Argentina - TE: 54-264-4228123
1
Sub-Director IDIA - email: jrsanta@unsj.edu.ar
2
Investigador IDIA - email: egargiulo@unsj.edu.ar
Resumen: Para poder analizar el efecto sísmico sobre las construcciones, la variable más utilizada es la aceleración del terreno provocada por el movimiento de la tierra. Comercialmente se disponen de algunos circuitos
integrados para medir aceleraciones que están diseñados para otras aplicaciones, por lo que no tienen las especificaciones óptimas que se requieren para su aplicación en sismología. El presente trabajo describe el desarrollo de un transductor de aceleración para ser utilizado en acelerómetros para la detección y registro de sismos
fuertes, utilizando sensores de aceleración integrados y acondicionamiento de señal mediante arreglos analógicos configurados por software (FPAA).
Palabras Clave: Registro Sísmico - Acelerómetro – FPAA
Abstract: To be able to analyze the effect of the earthquake on the constructions, the most used variable is the
ground acceleration incited by the earthquake. There are some commercial ICs —designed for other applications— to measure the acceleration, but they do not have the optimal specifications for seismology. This paper
describes the development of an acceleration transducer to be used in accelerometers for the detection and storage of strong earthquakes, using integrated acceleration sensors and signal conditioning by means of Field Programmable Analog Array (FPAA).
Keywords: Seismic Register - Accelerometer – FPAA
1. Introducción
Para poder analizar el efecto sísmico sobre las construcciones, la variable más utilizada es la aceleración
del terreno provocada por el movimiento de la tierra
en sus tres componentes: Vertical, N-S y E-O. Al ser
imposible predecir la ocurrencia de un sismo, y al ser
éstos relativamente escasos, los acelerómetros analizan la información permanentemente pero sólo registran la señal ante la presencia de un evento sísmico,
haciendo que el instrumental funcione en forma autónoma durante periodos prolongados de tiempo y
permitiendo un mejor aprovechamiento del sistema
de almacenamiento [1].Para ser posible este registro selectivo es necesario
desarrollar un algoritmo que analice las señales en
tiempo real y detecte la ocurrencia de un sismo, de
acuerdo a determinados parámetros prefijados, para
indicar el comienzo de un registro.Como esta indicación ocurre con el sismo propiamente dicho se puede perder el inicio del mismo.
Para no perder información, la señal registrada debe
ser la ocurrida un tiempo anterior (tiempo de preevento), lo que se logra mediante un retardo electrónico de la señal en forma digital [2].En el Laboratorio de Electrónica del Instituto de
Investigaciones Antisísmicas de la Facultad de Ingeniería de la Universidad Nacional de San Juan, República Argentina, se ha desarrollado un acelerómetro capaz de registrar en forma selectiva en memoria
digital las tres componentes de la aceleración del
terreno, el que está subdividido en cuatro estructuras
ISBN: 9974-0-0337-7
fundamentales: transductor de aceleración, microcontrolador, dispositivo lógico programable complejo (CPLD) y memoria digital (Figura 1).Las señales sísmicas son sensadas y acondicionadas
por el bloque acelerómetro, luego son digitalizadas y
analizadas en tiempo real por el micro controlador, y
por último son almacenadas en la memoria para lo
cual se hace el direccionamiento a través de un
CPLD.Para los transductores de aceleración se utilizaron
sensores micromaquinados en silicio completamente
integrados, cuyas salidas se conectaron a arreglos
analógicos configurados por software (FPAA).
Figura 1: Acelerómetro – Diagrama en Bloques
El presente trabajo describe el transductor de aceleración desarrollado para esta aplicación específica.
1/6
Montevideo, 27-29 de setiembre de 2006
Tabla 1 – Acelerómetros de bajo g
Analog Devices
Acelerómetros de bajo g
ST
Mi-
2.1 Sensores de aceleración
Los circuitos integrados que se disponen comercialmente para medir aceleraciones permiten, mediante
la apropiada conexión de algunos componentes externos, disponer directamente de la señal analógica
de aceleración a la que está sometido en su eje de
medición.Éstos están diseñados para aplicaciones tales como
medida de vibraciones en maquinarias y en distintos
tipos de estructuras, detección de movimiento y/o
impacto, industria automotriz, etc. Por tal motivo,
estos circuitos integrados no tienen las especificaciones óptimas que se requieren para su aplicación en
sismología, especialmente por su elevado fondo de
escala (aceleración máxima) que implica una baja
sensibilidad del transductor. Además, la mayoría de
los acelerómetros comerciales son con principio de
funcionamiento piezoeléctrico que tienen una frecuencia mínima de trabajo mayor que cero, por lo
que no son capaces de medir aceleraciones estáticas
(aceleración de la gravedad) o de muy bajas frecuencias como tienen típicamente los registros sísmicos
[1].Aproximadamente en el año 1997 la empresa Analog
Devices [4] lanzó al mercado los primeros acelerómetros micromaquinados en silicio completamente
integrados, cuyo principio de funcionamiento es un
capacitor diferencial y que permite medir aceleraciones estáticas (f mín = 0 Hz). Esta familia de acelerómetros (ADXLnn) son unidireccionales y tienen un
fondo de escala que varía entre 5g y 250g, aceleraciones sumamente elevadas en sismología.Con el acelerómetro más sensible de esta familia
(ADXL05) se desarrolló un transductor de aceleración para utilizarlo en el desarrollo del acelerógrafo
digital propuesto en este Proyecto [2]. Para alcanzar
niveles de sensibilidad acorde a las necesidades se
diseñó un amplificador con ganancia programable
digitalmente, de tal manera que permita ajustar fácilmente la sensibilidad al valor más apropiado de
acuerdo a los niveles de aceleración esperados en la
ubicación del acelerógrafo (Figura 2).-
posición se introduce un nivel permanente en la señal
de salida equivalente a la aceleración de la gravedad.
Por tal motivo para esta componente es necesario
introducir en el acondicionamiento de señal una etapa de traslación del nivel de continua entre el sensor
y el amplificador de ganancia programable.Los resultados obtenidos fueron aceptables, y para
mejorar sus especificaciones se analizaron las características de nuevos sensores de aceleración integrados (de bajo g) ofrecidos por distintos fabricantes
[3].Analog Devices [4] lanzó al mercado en el año 2003
el “ADXL103” cuyo fondo de escala es de 1,7g y
que tiene su versión (ADXL203) bidireccional, es
decir, dos acelerómetros en el mismo chip con ejes
de medición ortogonales.Si bien Analog Devices [4] es la empresa pionera en
la fabricación de acelerómetros micromaquinados,
actualmente hay otras empresas que ofrecen productos similares. En el año 2004 dos fabricantes lanzaron al mercado acelerómetros de “bajo g”. Ellas son
Freescale [5] con su producto “MMA1260D” y un
fondo de escala de 1,5g, y STMicroelectronics [6]
con el circuito integrado “LIS3L02AS4” que tiene
un fondo de escala de 2g y la gran ventaja de ser un
acelerómetro triaxial, es decir que se disponen de las
tres componentes ortogonales necesarias en un registro sísmico. La Tabla 1 resume algunos acelerómetros de bajo “g” disponibles comercialmente [3].-
Freescale
2. Descripción
IBERSENSOR 2006
Figura 2: Transductor de aceleración - Esquema general
Al ser unidireccionales, para medir la componente
vertical de la aceleración del terreno se presenta un
inconveniente adicional, ya que al colocarlo en esa
ISBN: 9974-0-0337-7
ADXL103
1,7g
uniaxial
ADXL203
1,7g
biaxial
ADXL213
1,2g
biaxial
(PWM)
ADXL330
2,0g
triaxial
MMA1260D
1,5g
uniaxial (z)
MMA2260D
1,5g
uniaxial (x)
MMA6260Q
1,5g
biaxial
MMA7260Q
1,5g / 6g
triaxial
LIS2L02
2g / 6g
biaxial
LIS3L02
2g / 6g
triaxial
Analizadas las especificaciones de las distintas alternativas se seleccionó el acelerómetro “LIS3L02AS4”
de STMicroelectronics [6] por disponer directamente
las 3 componentes de aceleración necesarias (una
vertical y dos horizontales), y porque ofrece una
versión de encapsulado que, con ciertas precauciones, es posible utilizarlos soldándolos manualmente.-
2/6
Montevideo, 27-29 de setiembre de 2006
Además presenta la ventaja que su fondo de escala se
puede seleccionar, mediante una entrada de control,
en 2g ó 6g. Esta característica es particularmente útil
en el Instituto de Investigaciones Antisísmicas para
poder utilizarlo también en otras aplicaciones, tales
como la medición de aceleraciones en estructuras
sujetas a ensayos dinámicos (Sección 3 – Aplicaciones).
2.2 Acondicionamiento de señal
Para esta aplicación, las especificaciones de diseño
proponían disponer de las señales entregadas por los
sensores de aceleración para cada componente del
registro sísmico con cuatro factores de ganancia
distintos, para poder seleccionar la sensibilidad más
apropiada del transductor de acuerdo a los niveles de
aceleración esperados en la ubicación del acelerógrafo.Para el acondicionamiento de señal se utilizaron
modernos dispositivos como son los arreglos analógicos configurados por software (FPAA). Estos circuitos pueden ser configurados para implementar una
variedad de funciones analógicas, y constan de un
arreglo de Bloques Analógicos Configurables (CAB)
inmersos en una red de interconexiones programables que permiten interconectar distintos bloques
entre sí o a los bloques de entrada/salida (I/O) [7].Los dispositivos digitales programables revolucionaron el diseño de circuitos digitales durante la década
de los ´90, pero sólo estaban reservados al mundo de
las técnicas digitales.Si bien algunas compañías habían desarrollado y
anunciado sus productos previamente, en el año 2000
Lattice Semiconductor [8] revolucionó el diseño de
circuitos analógicos introduciendo en el mercado los
primeros dispositivos analógicos programables en el
mismo chip: la familia “ispPAC”. Esta familia consta
de 4 miembros que contienen componentes analógicos en cada circuito integrado (amplificador de instrumentación, amplificador-sumador, etc.) los que,
conectándolos adecuadamente mediante programación, permite ajustar sus parámetros de funcionamiento (ganancia y ancho de banda). El ambiente
gráfico de diseño (PAC Designer) es sumamente
sencillo, y permite un rápido desarrollo del prototipo
usando librerías y macros generadores de circuitos.Posteriormente, la empresa Anadigm [9] presentó
también su serie de dispositivos analógicos programables (la familia ANxxxE04) siendo en la actualidad las dos empresas que lideran la provisión de este
tipo de componentes.Los FPAA de Anadigm [9] son dispositivos adecuados para diseñar e implementar diferentes circuitos
analógicos. Disponen circuitos macros (denominados
CAM) con funciones preestablecidas tales como
amplificación, suma, integración, diferenciación,
comparación, filtros, osciladores, etc. Usan la técnica
ISBN: 9974-0-0337-7
IBERSENSOR 2006
de diseño de capacitor conmutado (switchedcapacitor) que provocan un cierto nivel de ruido en
sus señales de salida, por lo que las celdas de I/O
permiten la implementación de filtros anti-aliasing
para minimizar sus efectos.Por este motivo también es conveniente limitar el
ancho de banda de la señal de entrada, que en nuestra
aplicación es imprescindible por las muy bajas frecuencias que posee típicamente una señal sísmica.El primer prototipo diseñado para nuestro transductor se realizó con el ispPAC10 de Lattice Semiconductor [8] (Figura 3) con el cual, en un solo circuito
integrado, se construyó un amplificador con el que se
disponían simultáneamente cuatro factores de ganancia distintos de la señal de entrada (Figura 4) para
seleccionar externamente el factor de amplificación
más adecuado.-
Figura 3: ispPac10 – Estructura interna
El principal inconveniente que se presentó es que
con este dispositivo no es posible lograr filtros pasabajo con una frecuencia de corte (-3db) de 50 Hz,
valor típico para esta aplicación.-
3/6
Montevideo, 27-29 de setiembre de 2006
IBERSENSOR 2006
mienta de diseño Anadigm Filter que genera el circuito y la configuración necesaria de los CAMs para
diseñar el filtro acorde a los parámetros deseados.La configuración seleccionada para esta aplicación
fue un filtro Butterworth de 2 polos con una frecuencia de corte (-3 db) de 50 Hz (Figura 6).
Figura 4: ispPac10 – Respuesta en Frecuencia
Este filtro de 50 Hz sí es posible implementarlo con
los FPAA de Anadigm [9] , para lo cual se seleccionó el dispositivo “AN221E04” con 4 macroceldas
analógicas en su interior que permiten generar cualquier función analógica en forma independiente o
entrelazando las macroceldas entre sí, 4 celdas configurables de entrada – salida, y 2 celdas dedicadas a
salidas (Figura 5).-
Fig.6: Anadigm Filter
Para la etapa amplificadora se utilizó un CAM disponible en los circuitos modulares del software, que
consiste en una etapa amplificadora con ganancia
controlada por tensión (Figura 7).-
Figura 5: AN221E04 - Estructura interna
Los FPAA de Anadigm son los más flexibles entre
los circuitos analógicos programables disponibles
comercialmente debido al número de Bloques Analógicos Configurables (CAB) disponibles en el chip,
la cantidad de funciones analógicas disponibles mediante los Módulos Analógicos Configurables
(CAM), y además porque no requiere el uso de componentes externos [7] [9].Si bien la programación del chip es almacenada en
memoria SRAM interna, y por lo tanto volátil, se
puede generar un archivo para programar una memoria EEPROM de tal manera que el circuito diseñado
sea bajado al arreglo analógico desde esta memoria.La configuración del circuito mediante su ambiente
gráfico de diseño (Anadigm Designer 2) es muy
intuitiva y sencilla. Este software incluye la herraISBN: 9974-0-0337-7
Fig.7: Anadigm Designer 2 – Circuito amplificador
La ganancia del amplificador deseada para una
tensión de control determinada es especificada
mediante una función (lookup table) con 256 valores
posibles.En nuestro diseño se especificaron 4 niveles de ganancia entre 0 db y 20 db. La figura 8 muestra los
resultados de la simulación para una ganancia 2 (6
db).-
4/6
Montevideo, 27-29 de setiembre de 2006
IBERSENSOR 2006
Fig.8: Anadigm Designer 2 – Simulación
De esta manera, a diferencia del diseño realizado con
el ispPAC10 de Lattice Semiconductor [8], el factor
de ganancia de la única salida amplificada se selecciona externamente mediante una tensión de control.-
3. Aplicaciones
ISBN: 9974-0-0337-7
Fig.9: Estructura bajo ensayo dinámico
Ensayo Dinámico - Componente Lomgitudinal
100
80
60
Aceleración [%g]
40
20
0
0
1
2
3
4
5
6
7
-20
-40
-60
-80
-100
Tiempo [seg]
Ensayo Dinámico - Componente Transversal
80
60
40
Aceleración [%g]
El transductor descrito forma parte del desarrollo de
un acelerógrafo para la detección y registro de sismos fuertes que aún se encuentra en su faz experimental.Sin embargo, su diseño se ha flexibilizado para ser
utilizado en otras aplicaciones que requieren la medición de aceleraciones en distintas actividades que
se desarrollan en el Instituto de Investigaciones Antisísmicas de la Facultad de Ingeniería de la Universidad Nacional de San Juan, Argentina [10].En el Laboratorio de Estructuras de dicho Instituto
existe una mesa vibratoria con dos grados de libertad
(componente longitudinal y vertical) para realizar
ensayos dinámicos sobre estructuras, ya sea para
calificación sísmica sobre componentes a escala real
o proyectos de investigación.El transductor desarrollado ha sido utilizado con
éxito en un ensayo dinámico sobre un modelo de
estructura de 2 plantas diseñado para estudiar el
comportamiento de disipadores de energía por fricción (EDR) bajo una acción sísmica, Figura 9, instrumentado con tres sensores de posición (LVDT) y
11 acelerómetros. Las señales obtenidas con el acelerómetro descrito en el presente trabajo se pueden
observar en la figura 10.
20
0
0
1
2
3
4
5
6
7
-20
-40
-60
-80
Tiempo [seg]
Fig.10: Aceleraciones registradas
5/6
Montevideo, 27-29 de setiembre de 2006
IBERSENSOR 2006
4. Conclusiones
5. Referencias
En el presente trabajo se ha presentado el desarrollo
de un transductor de aceleración utilizando tecnología de última generación.El sensor utilizado permite disponer de las tres componentes de aceleración necesarias en un registro
sísmico, y para el acondicionamiento de señal se
utilizaron Arreglos Analógicos Programables por
Campo (FPAA) con los que se diseñaron amplificadores de ganancia y ancho de banda programables
sin requerir componentes externos.Dado que estos dispositivos permiten reconfigurar
dinámicamente su estructura analógica o modificar
sus parámetros de funcionamiento, hacen que el amplificador diseñado sea sumamente flexible para
adecuar sus características a las necesidades de aplicación específica.Los resultados experimentales han sido satisfactorios, y como trabajo futuro se pretende optimizar el
diseño de la configuración de los FPAA para poder
acondicionar dos señales en el mismo circuito integrado, y diseñar el circuito necesario para que la
configuración deseada sea cargada mediante una
memoria EEPROM al energizar el circuito.-
[1] F. Scherbaum; ”Basic Concepts in Digital Signal
Processing for Seismologist”, Springer-Verlag, 1994,
01-28.[2] J. Santalucía, E. Gargiulo; “Acelerómetro Digital
IDIA 2005”, Pilar Ediciones, Dic 2005.[3] J. Israelsohn; “Newton’s chip: Low-g Accelerometers
ICs”, EDN - Oct 2004, 65-76.[4] http://www.analog.com/
[5] http://www.freescale.com/
[6] http://eu.st.com/stonline/index.htm
[7] R. Caicedo Grueso, J. Velasco Medina; “Diseño de
Circuitos Analógicos usando FPAAs”, Universidad
del Valle, Cali, Colombia, 2003.[8] http://www.latticesemi.com/
[9] http://www.anadigm.com/
[10]http://www.fi.unsj.edu.ar/institutos/idia/
ISBN: 9974-0-0337-7
6/6