Download Lab 2 - UTFSM

UNIVERSIDAD TECNICA FEDERICO SANTA MARIA
DEPARTAMENTO DE ELECTRONICA
ELO212 Laboratorio de Sistemas Digitales
Laboratorio 2: “Mediciones Digitales”
Objetivos:
•
Conocer y utilizar con propiedad un osciloscopio de señal mixta.
•
Manejar los conceptos de sincronización, disparo, nivel de disparo, y base de tiempo de un
osciloscopio.
•
Realizar un diseño digital incorporando las herramientas aprendidas en la experiencia
anterior.
•
Conocer y comprender los conceptos de prueba estática y prueba dinámica
•
Aprender el uso de parámetros y macros en Verilog.
•
Medir tiempos de retardo en compuertas digitales.
1 Recursos Disponibles
1.1 Osciloscopio de Señal Mixta Agilent 54621D
Se dispone de un osciloscopio de señal mixta, es decir, 2 canales analógicos, y 16 canales digitales.
En la página del ramo, en la sección de Aplicaciones, se dispone de un manual de operación, se
recomienda su lectura, en especial el capítulo 2 “Visión General del Panel Frontal” y el capítulo 3
“Cómo Dispara el Osciloscopio”. Existen manuales en español disponibles en el pañol de
electrónica para su consulta previa a la sesión de laboratorio.
En general, el osciloscopio es un instrumento que, mediante la deflexión de un haz de electrones,
representa la evolución temporal de una señal de voltaje. En el caso de un osciloscopio de señal
mixta, la señal de entrada se adquiere a través de un conversor análogo-digital. Para la correcta
visualización de la señal es necesario sincronizar el barrido interno del osciloscopio con algún
suceso externo, ya sea proveniente de una señal externa, o de la misma señal que se está midiendo.
Así, una de las condiciones más comunes corresponde a un cierto nivel de voltaje de la señal de
entrada. En el osciloscopio mixto existe más de una condición para poder realizar el disparo de una
señal.
A partir de dicho instante, la base de tiempo del osciloscopio genera una señal triangular (diente de
sierra), que corresponde a la base de tiempo que se representará en la pantalla como se muestra en
la Figura 1.
Lab. 2, Freund
23-02-2007
Página 1 de 5
UNIVERSIDAD TECNICA FEDERICO SANTA MARIA
DEPARTAMENTO DE ELECTRONICA
ELO212 Laboratorio de Sistemas Digitales
Figura 1: Sincronización de Señales en el Osciloscopio
Como se puede apreciar, la señal de entrada al osciloscopio logra visualizarse durante un tiempo
mayor a un período (en verde), sin embargo, existe un cierto intervalo de tiempo durante el cuál un
trozo de la señal (en rojo) no será visible, hasta que se cumpla nuevamente la condición de disparo
(el nivel de voltaje impuesto). El tiempo de espera corresponde al período en el cuál el osciloscopio
no puede desplegar ninguna imagen en la pantalla, debido que debe refrescar la misma, más el
tiempo de ajuste necesario que se debe esperar para que se vuelvan a dar las condiciones de disparo
nuevamente.
Ejemplo: Para poder visualizar las formas de ondas que se indican en la Figura 2, considerando la
señal superior en el canal 1 y la inferior en el canal 2, debe escogerse como fuente de disparo la
señal del canal 2, con acoplamiento cc, modo de disparo normal, no importa la pendiente, pero con
un nivel de disparo no superior al máximo nivel de la señal dos, dado que en caso de disparar con la
señal superior, no se podrán ver señales estables dado el re-disparo; esto debido a que se comienzan
a mostrar las señales cuando se cumplen las condiciones para el disparo, y esto ocurre en dos
situaciones diferentes.
Lab. 2, Freund
23-02-2007
Página 2 de 5
UNIVERSIDAD TECNICA FEDERICO SANTA MARIA
DEPARTAMENTO DE ELECTRONICA
ELO212 Laboratorio de Sistemas Digitales
Figura 2: Señales de Monitoreo
1.2 Contadores
Un contador digital corresponde a una máquina secuencial que recibe pulsos de una señal llamada
“reloj” (CLK), cuenta los cantos de bajada (o de subida) de la misma señal y entrega dicha cuenta,
en binario, por las salidas. La cantidad máxima que se alcance a contar dependerá del número de
bits de salida que se dispongan. La estructura interna y funcionamiento de un contador se analizará
con detalle durante el curso más adelante. En la Figura 3 se muestra un esquemático de un contador
genérico de 4 bits.
Figura 3: Contador Genérico de 4 bits
La señal CLR sirve para resetear la cuenta. La Figura 4 muestra las formas de onda del
funcionamiento de un contador, cuando la señal CLR se encuentra baja.
Figura 4: Formas de Onda de un Contador de 4 bits
La utilidad de los contadores radica en que se puede generar en forma dinámica las entradas de la
tabla de verdad de una función booleana. De esta forma, y con ayuda del osciloscopio, se puede
realizar la prueba exhaustiva de un diseño en forma dinámica, sin la necesidad de tener que variar
las entradas del mismo en forma manual, lo que correspondería a una prueba estática del diseño.
Lab. 2, Freund
23-02-2007
Página 3 de 5
UNIVERSIDAD TECNICA FEDERICO SANTA MARIA
DEPARTAMENTO DE ELECTRONICA
ELO212 Laboratorio de Sistemas Digitales
2 Actividades Previas
2.1 Estudio de Componentes
Estudie la hoja de características del flip-flop JK 7473 y del contador de 4 bits 74393, disponibles
en el sitio del curso, sección datos.
2.2 Programación de Componentes
Flip-Flop JK: En la Figura 5 se muestra la tabla característica del flip-flop JK. Diseñe en Verilog
un flip-flop JK siguiendo la idea del latch transparente (flip-flop D) expuesta en la sección A5.7 del
texto de clases. Considere las señales CLRn (un reset negado), CLK (reloj), J y K como entradas y
Q y Qn como salidas.
Contador de M bits: Diseñe en Verilog un contador de M bits de acuerdo a la Figura 6. Como
ejemplo de un contador de 4 bits se recomienda el estudio del apunte de clases, sección A5.7
(Contador ascendente con reset de lógica negativa). Para el diseño del contador, considere el uso de
parámetros o definición de constantes para especificar el ancho de la palabra de salida del contador
(ver sección A5.6, ejemplo A5.12 – uso de parameter – y sección A5.10, ejemplo Síntesis de
operaciones aritméticas en base a sumadores de muxs – uso de define –).
CLR’
0
1
1
1
1
J
x
0
1
0
1
K
x
0
0
1
1
Q(k+1) Q’(k+1)
0
1
Q(k)
Q’(k)
1
0
0
1
Q’(k)
Q(k)
Figura 5: Flip-Flop JK
2.3 Circuito Activado por Cuentas
Diseñe en Verilog un circuito combinacional cuya salida se pone en alto cada vez que se detectan la
cuentas X hasta Y inclusive, con X < Y. Considere una entrada de M bits, con 2M > Y. Para el
diseño use la definición de parámetros o constantes para X, Y y M. Verifique el funcionamiento del
circuito mediante simulación funcional y temporal.
Sintetice el diseño anterior utilizando el software WebPack de Xilinx, considerando para (X,Y, M)
los valores (3, 5, 3). Para una síntesis en 2 niveles considere una CPLD XC9500 modelo xc95108.
Lab. 2, Freund
23-02-2007
Página 4 de 5
UNIVERSIDAD TECNICA FEDERICO SANTA MARIA
DEPARTAMENTO DE ELECTRONICA
ELO212 Laboratorio de Sistemas Digitales
3 En el Laboratorio.
3.1 Revisión Actividades Previas
Muestre al profesor o ayudantes los módulos desarrollados en los punto 2.2. Verifique su diseño
mediante el uso del simulador ModelSim.
3.2 Mediciones
Arme en protoboard una configuración básica de un flip-flop JK 7473 en modo Toggle (J y K en 1)
y un inversor 7404. Para ambas componentes use un generador de pulso como entrada.
Mida el tiempo de subida del generador de señales y aplique dicha señal al inversor y al flip-flop
JK. Mida el retardo de propagación para cada componente observando en el osciloscopio ambas
mediciones en forma simultánea.
3.3 Circuito Activado por Cuentas
A partir de las ecuaciones reducidas obtenidas en 2.3 de las actividades previas, implemente el
circuito. Realice una prueba dinámica exhaustiva mediante un contador y visualice en la pantalla
del osciloscopio la totalidad de las formas de onda, de manera de comparar el funcionamiento real
del circuito con la simulación temporal de la parte previa.
Mida, en la implementación del diseño anterior el retardo de propagación del circuito y compare los
resultados con lo obtenido en el punto 3.2. ¿Puede observar perturbaciones en su circuito? ¿Cómo
podría eliminarlas completamente?
clear
Q
Clk
Figura 6: Contador
Lab. 2, Freund
23-02-2007
Página 5 de 5