Download Datos Personales de Héctor Navarro Botello

Datos Personales de Héctor Navarro Botello
Nombre: Héctor Navarro Botello
Despacho: L-302
Email: hnavarro@iuma.ulpgc.es
Teléfono: 928451245
Fax: 928451083
Página 1/10
Proyectos realizados
Entorno de Diseño basado en IPs con soporte para Verificación y depuración,
Integración con redes en chip y Aplicaciones multimedia (ENDIVIA)
Inicio : 31/12/2005
Empresa : Comisión Interministerial de Ciencia y Tecnología, CICYT
Autores : Sebastián Miguel López Suárez, Roberto Sarmiento, Héctor Navarro Botello
Entorno para la Verificación de Conmutadores Hardware. PI2002/127
Inicio : 01/02/2003
Empresa : DGU, Gobierno Autónomo de Canarias
Autores : Juan Antonio Montiel Nelson, Carlos Javier Sosa González, Héctor Navarro
Botello
DCIR: Diseño e Implementación de un Chipset (Transceptor y Matriz de
Conmutación) para la Transmisión de Paquetes en Redes de Alta Velocidad
(TIC2002-02998)
Inicio : 01/12/2002
Empresa : Comisión Interministerial de Ciencia y Tecnología, CICYT
Autores : José Francisco López Feliciano, Juan Antonio Montiel Nelson, Felix Tobajas
Guerrero, Roberto Sarmiento, Carlos Javier Sosa González, Valentín De Armas Sosa,
Sebastián Miguel López Suárez, Héctor Navarro Botello
Desarrollo de una Plataforma para la Verificación de Sistemas de Conmutación de
Paquetes. ULPGC–10/X02–2357
Inicio : 01/09/2002
Empresa : Universidad de Las Palmas de Gran Canaria
Autores : Juan Antonio Montiel Nelson, Héctor Navarro Botello, Carlos Javier Sosa
González
Desarrollo de una plataforma jerárquica para la verificación de sistemas de
conmutación de paquetes (ULPGC-10/X02-2357)
Inicio : 01/09/2002
Empresa : Universidad de Las Palmas de Gran Canaria
Autores : Héctor Navarro Botello
INGENET: Networked Industrial Design and Control Appications Using Genetic
Algorithms and Evolution Strategies (BRRT-CT-97-5034). Extensión del Proyecto.
Inicio : 01/10/2001
Empresa : Thematic Network. Comunidad Europea, DGXII
Autores : Héctor Navarro Botello, Juan Antonio Montiel Nelson, Carlos Javier Sosa
González
Página 2/10
TERASTREAM PLUS: Desarrollo de Circuitos Integrados para Telecomunicaciones
(VSC873)
Inicio : 26/12/2000
Empresa : Vitesse Semiconductor Corporation
Autores : Juan Antonio Montiel Nelson, Héctor Navarro Botello, Felix Tobajas Guerrero,
Carlos Javier Sosa González, Valentín De Armas Sosa
INGENET: Networked Industrial Design and Control Appications Using Genetic
Algorithms and Evolution Strategies (BRRT-CT-97-5034)
Inicio : 15/11/1997
Empresa : Thematic Network. Comunidad Europea, DGXII
Autores : Héctor Navarro Botello, Juan Antonio Montiel Nelson, Carlos Javier Sosa
González, Valentín De Armas Sosa, Roberto Sarmiento
DSIPS: Desarrollo de Sistemas Integrados para Procesado de Señal en tecnología GaAs
(TIC97-0953)
Inicio : 01/10/1997
Empresa : Comisión Interministerial de Ciencia y Tecnología, CICYT
Autores : José Francisco López Feliciano, Felix Tobajas Guerrero, Juan Antonio Montiel
Nelson, Héctor Navarro Botello, Gustavo Iván Marrero Callicó, Carlos Javier Sosa
González, Valentín De Armas Sosa, Roberto Sarmiento
Página 3/10
Comunicaciones a Congresos
High Performance CMOS Symmetric Low Swing to High Swing Converter for
On-Chip Interconnects
Congreso : IEEE Joint Conference MWSCAS 2007
Fecha : Agosto '07
Autores : J. C. García, Juan Antonio Montiel Nelson, Héctor Navarro Botello, Carlos Javier
Sosa González, Saeid Nooshabadi
Lugar de Celebración : Montreal, Canada
Symbolic Solvers for the Boolean Satisfiability Problem based on Genetic Algorithms:
Extended Results
Congreso : EUROGEN 2007
Fecha : Junio '07
Autores : Héctor Navarro Botello, Juan Antonio Montiel Nelson, Carlos Javier Sosa
González, Víctor Navarro Botello, J. C. García
Lugar de Celebración : Jyväskylä, Finlandia
Power Consumption versus Delay Tradeoff Curve using Genetic Algorithms in Gate
Sizing
Congreso : EUROGEN 2007
Fecha : Junio '07
Autores : Carlos Javier Sosa González, Juan Antonio Montiel Nelson, Héctor Navarro
Botello, J. C. García
Lugar de Celebración : Jyväskylä, Finlandia
A Novel Technology Mapping Methodology using Genetic Algorithms
Congreso : EUROGEN 2007
Fecha : Junio '07
Autores : Carlos Javier Sosa González, Juan Antonio Montiel Nelson, Héctor Navarro
Botello, J. C. García
Lugar de Celebración : Jyväskylä, Finlandia
A Genetic Algorithm for Obtaining the Entire Solution Space of Boolean Satisfiability
Problems
Congreso : XXI International Conference on Design of Circuits and Integrated Systems
(DCIS 2006)
Fecha : Noviembre '06
Autores : Héctor Navarro Botello, Juan Antonio Montiel Nelson, Carlos Javier Sosa
González, Víctor Navarro Botello, J. C. García
Lugar de Celebración : Barcelona
Página 4/10
CMOS Fast Feed Through Logic: A New High Performance Logic Family for CMOS
Congreso : XX International Conference on Design of Circuits and Integrated Systems
(DCIS 2005)
Fecha : Noviembre '05
Autores : Víctor Navarro Botello, Juan Antonio Montiel Nelson, Héctor Navarro Botello,
Saeid Nooshabadi
Lugar de Celebración : Lisboa, Portugal
Functional Vector Generation for Maximum Data Path Coverage Using Mixed Integer
Linear Programming
Congreso : XX International Conference on Design of Circuits and Integrated Systems
(DCIS 2005)
Fecha : Noviembre '05
Autores : Carlos Javier Sosa González, Juan Antonio Montiel Nelson, Héctor Navarro
Botello, J. C. García
Lugar de Celebración : Lisboa, Portugal
Design of a Differential Cross Coupled Bootstrapped CMOS Driver for Low Power
Consumption
Congreso : XX International Conference on Design of Circuits and Integrated Systems
(DCIS 2005)
Fecha : Noviembre '05
Autores : J. C. García, Juan Antonio Montiel Nelson, Saeid Nooshabadi, Carlos Javier Sosa
González, Héctor Navarro Botello
Lugar de Celebración : Lisboa, Portugal
A Symbolic Solver to Obtain the Entire Solution Space of the Boolean Satisfiability
Problem using Genetic Algorithms
Congreso : EUROGEN 2005
Fecha : Septiembre '05
Autores : Héctor Navarro Botello, Juan Antonio Montiel Nelson, Carlos Javier Sosa
González, J. C. García
Lugar de Celebración : Munich, Alemania
Power Consumption Optimization using Genetic Algorithms in Gate Sizing
Congreso : EUROGEN 2005
Fecha : Septiembre '05
Autores : Carlos Javier Sosa González, Juan Antonio Montiel Nelson, Héctor Navarro
Botello, J. C. García
Lugar de Celebración : Munich, Alemania
Theory and Applications of Satisfiability Testing
Congreso : EUROGEN 2005
Página 5/10
Fecha : Septiembre '05
Autores : Juan Antonio Montiel Nelson, Héctor Navarro Botello, Carlos Javier Sosa
González, J. C. García
Lugar de Celebración : Munich, Alemania
Stimuli Sequence Generation for Verification and Validation of Maximum Power
Consumption using Evolutionary Programming
Congreso : EUROGEN 2005
Fecha : Septiembre '05
Autores : Carlos Javier Sosa González, Juan Antonio Montiel Nelson, Héctor Navarro
Botello, J. C. García
Lugar de Celebración : Munich, Alemania
A One-Step Algorithm for Finding the Optimum Solution of the State Justification
Problem in RTL Designs using MILP
Congreso : Intl. SPIE Conference, Microtechnologies for the New Millenium 2005
Fecha : Mayo '05
Autores : Héctor Navarro Botello, Juan Antonio Montiel Nelson, Carlos Javier Sosa
González, J. C. García
Lugar de Celebración : Sevilla, Spain
Solving the State Justification Problem using MILP for RTL Specifications
Congreso : XIX International Conference on Design of Circuits and Integrated Systems
(DCIS 2004)
Fecha : Noviembre '04
Autores : Héctor Navarro Botello, Juan Antonio Montiel Nelson, Carlos Javier Sosa
González, J. C. García
Lugar de Celebración : Bordeaux, Francia
Functional Vector Generation for Combinational Circuits
Congreso : IEEE Intl. Symposium on Quality Electronic Design, ISQED’2004.
Fecha : Marzo '04
Autores : Carlos Javier Sosa González, Juan Antonio Montiel Nelson, Héctor Navarro
Botello, J. C. García
Lugar de Celebración : San Jose California, USA
A Direct Bootstrapped CMOS Large Capacitive–Load Driver Circuit
Congreso : Design, Automation and Test in Europe 2003, DATE’2003.
Fecha : Febrero '04
Autores : J. C. García, Juan Antonio Montiel Nelson, Carlos Javier Sosa González, Héctor
Navarro Botello
Lugar de Celebración : Paris, Francia
Página 6/10
Functional Vector Generation for Maximum Path Coverage Using Evolutionary
Programming
Congreso : Intl. Design of Circuits and Integrated System Conference, DCIS/ICSD’2003
Fecha : Noviembre '03
Autores : Carlos Javier Sosa González, Héctor Navarro Botello, Juan Antonio Montiel
Nelson, J. C. García
Lugar de Celebración : Ciudad Real, España
Circuit Path Coverage Using Genetic Algorithms
Congreso : EUROGEN 2003
Fecha : Septiembre '03
Autores : Carlos Javier Sosa González, Juan Antonio Montiel Nelson, Héctor Navarro
Botello, J. C. García, Roberto Sarmiento
Lugar de Celebración : Methods in Engineering, Universitat Politécnica de
High–Performance VLSI Architecture for Video Processing.
Congreso : Intl. SPIE Conference, SPIE’2003
Fecha : Mayo '03
Autores : Héctor Navarro Botello, Carlos Javier Sosa González, Juan Antonio Montiel
Nelson, Roberto Sarmiento
Lugar de Celebración : Gran Canaria, España
System–Level Verification Methodology for Advanced Switch Fabrics.
Congreso : Intl. SPIE Conference, SPIE’2003
Fecha : Mayo '03
Autores : Carlos Javier Sosa González, Juan Antonio Montiel Nelson, Héctor Navarro
Botello, M. V. Shahdadpuri, Roberto Sarmiento
Lugar de Celebración : Gran Canaria, España
VESTA: A System–Level Verification Environment Based on C++.
Congreso : Intl. SPIE Conference, SPIE’2003
Fecha : Mayo '03
Autores : M. V. Shahdadpuri, Carlos Javier Sosa González, Héctor Navarro Botello, Juan
Antonio Montiel Nelson, Roberto Sarmiento
Lugar de Celebración : Gran Canaria, España
Macromodel for Exact Computation of Propagation Delay Time in GaAs and CMOS
Technologies
Congreso : Intl. SPIE Conference, SPIE’2003
Fecha : Mayo '03
Autores : J. C. García, Héctor Navarro Botello, Carlos Javier Sosa González, Juan Antonio
Montiel Nelson, Roberto Sarmiento
Lugar de Celebración : Gran Canaria, España
Página 7/10
A Chip–Level Verification Methodology for Next-Generation Switch Fabrics
Congreso : Intl. Design of Circuits and Integrated System Conference, DCIS/ICSD’2002
Fecha : Noviembre '02
Autores : Carlos Javier Sosa González, Héctor Navarro Botello, M. V. Shahdadpuri, Juan
Antonio Montiel Nelson, Roberto Sarmiento
Lugar de Celebración : Santander, España
A Real Time VLSI Bidimensional Pipelined Architecture for Image Processing
Congreso : Intl. Design of Circuits and Integrated System Conference, DCIS/ICSD’2002
Fecha : Noviembre '02
Autores : Héctor Navarro Botello, Carlos Javier Sosa González, Juan Antonio Montiel
Nelson, Roberto Sarmiento
Lugar de Celebración : Santander, España
An Accurate Propagation Delay Time Macromodel for GaAs and CMOS Technologies
Congreso : Intl. Design of Circuits and Integrated System Conference, DCIS/ICSD’2002
Fecha : Noviembre '02
Autores : J. C. García, Juan Antonio Montiel Nelson, Héctor Navarro Botello, Carlos Javier
Sosa González, Roberto Sarmiento
Lugar de Celebración : Santander, España
A New Framework for Hardware System Verification Based On C++.
Congreso : Intl. Design of Circuits and Integrated System Conference, DCIS/ICSD’2002
Fecha : Noviembre '02
Autores : M. V. Shahdadpuri, Carlos Javier Sosa González, Héctor Navarro Botello, Juan
Antonio Montiel Nelson, Roberto Sarmiento
Lugar de Celebración : Santander, España
DEMETER: A Novel Framework for Hardware and Software System Specification,
Simulation and Verification in C++
Congreso : INTL. DESIGN OF CIRCUITS AND INTEGRATED SYSTEM
CONFERENCE, DCIS/ICSD’2001.
Fecha : Noviembre '01
Autores : Héctor Navarro Botello, Juan Antonio Montiel Nelson, Carlos Javier Sosa
González, Roberto Sarmiento
Lugar de Celebración : Porto, Portugal
A Datapath Generator for Bit Slice Architectures.
Congreso : Intl. Design of Circuits and Integrated System Conference, DCIS/ICSD’2001.
Fecha : Noviembre '01
Autores : Carlos Javier Sosa González, Juan Antonio Montiel Nelson, Héctor Navarro
Botello, Valentín De Armas Sosa, Roberto Sarmiento
Lugar de Celebración : Porto, Portugal
Página 8/10
A Novel Methodology for Efficient Computation of the Area/Power Consumption
Versus Delay Tradeoff curve in Circuit Optimization Problems
Congreso : EUROGEN 2001 – Evolutionary Methods for Design Optimization and Control
with Applications to Industrial Problems
Fecha : Septiembre '01
Autores : Carlos Javier Sosa González, Héctor Navarro Botello, Valentín De Armas Sosa,
Juan Antonio Montiel Nelson, Roberto Sarmiento
Lugar de Celebración : Atenas, Grecia
Página 9/10
Publicaciones
(L=libro completo, CL=capítulo de libro, A=artículo, R=review, E=editor, S=Documento
Científico-Técnico restringido.)
Efficient Method to Obtain the Entire Active Area against Circuit Delay Time
Trade-off Curve in Gate Sizing
Fecha : 01/04/2005
Autores : Juan Antonio Montiel Nelson, Carlos Javier Sosa González, Héctor Navarro
Botello, Roberto Sarmiento, Antonio Núñez
Revista o Publicación : IEE Proceedings Circuits, Devices & Systems
Volumen : 152 (2)
Clave : A
Multiplexer Model for RTL Satisfiability using MILP
Fecha : 01/04/2004
Autores : Héctor Navarro Botello, Juan Antonio Montiel Nelson, Carlos Javier Sosa
González, J. C. García, D. Q. M. Fay
Revista o Publicación : IEE Electronics Letter
Volumen : 40 (7)
Clave : A
Lugar de Publicación : Cardiff, Reino Unido
A Novel Methodology for Efficient Computation of the Area/Power Consumption
versus Delay Tradeoff Curve in Circuit Optimization Problems (Evolutionary Methods
for Design Optimization and Control)
Fecha : 01/01/2003
Autores : Carlos Javier Sosa González, Héctor Navarro Botello, Valentín De Armas Sosa,
Juan Antonio Montiel Nelson, Roberto Sarmiento
Revista o Publicación : Evolutionary Methods for Design, Optimization and Control
Clave : CL
Circuit Path Coverage Using Genetic Algorithms (Evolutionary Methods for Design
optimization and Control Applications to Industrial and Societal Problems)
Fecha : 01/01/2003
Autores : Carlos Javier Sosa González, Juan Antonio Montiel Nelson, Héctor Navarro
Botello, Roberto Sarmiento
Lugar de Publicación : Barcelona
Página 10/10