Download multiplicador cmos de bajo voltaje en modo corriente basado en el

MULTIPLICADOR CMOS DE BAJO VOLTAJE EN MODO CORRIENTE
BASADO EN EL FLIPPED VOLTAGE FOLLOWER
Carlos Muñiz Montero, Alejandro Díaz Sánchez
Instituto Nacional de Astrofísica Optica y Electrónica
Luis Enrique Erro No. 1, Tonantzintla Puebla. México. Tel/Fax. (+52) 222-2470517
Departamento de Electrónica
cmuniz@inaoep.mx, adiaz@inaoep.mx
RESUMEN
Se presenta el diseño de un multiplicador CMOS de bajo
voltaje basado en el flipped voltage follower y transistores
operando en la región lineal. Este multiplicador procesa
señales completamente en modo corriente, característica
casi inexistente en la literatura sin hacer uso del principio
translineal CMOS. Por lo tanto, exhibe importantes
ventajas sobre dichas realizaciones, tales como un amplio
ancho de banda e inmunidad a efecto cuerpo. Su principio
de operación se sustenta en un convertidor corrientevoltaje flipped voltage follower que exhibe linealidad
razonablemente alta. Se presentan resultados de
simulación en HSPICE utilizando modelos BSIM3V3
para una tecnología AMIS de 0.5 µm. El multiplicador
opera con una sola fuente de 1.5 V, una corriente de
polarización de 20 µA, y presenta un ancho de banda de
14.3 MHz, distorsión armónica total del 0.9 % y ganancia
de corriente de 101.5 dB.
área y ancho de banda. Otras alternativas de bajo voltaje
explotan la compresión corriente voltaje implícita en los
sistemas en modo corriente. No obstante, la única
realización hasta ahora reportada del tipo Iout=I1I2 que no
hace uso del principio translineal CMOS [4], no es
apropiada para bajo voltaje, ya que utiliza dos transistores
con sus terminales de compuerta y fuente en cascada.
La Fig. 1 muestra el multiplicador de bajo voltaje
propuesto en [5]. La celda básica consiste en una
estructura de cuatro transistores, M1, operando en la
región lineal. Esta celda proporciona una corriente
Iout=βV1V2 (con β=µnCoxW/L), siempre y cuando VE≈VF, y
V1 sea generado por fuentes de muy baja impedancia.
1. INTRODUCCIÓN
La multiplicación de señales en tiempo continuo es una de
las operaciones más importantes en el procesamiento
analógico de señales y programación de sistemas.
Encuentra aplicación en el diseño de redes neuronales,
filtros adaptables, mezcladores y moduladores en sistemas
de comunicación, entre otras. En la literatura se han
reportado muchas realizaciones de multiplicadores CMOS
[1], la mayoría de ellas inoperantes bajo las restricciones
de alimentación impuestas por las nuevas tecnologías.
Entre las propuestas de bajo voltaje destacan los
multiplicadores basados en el principio translineal CMOS
[2] o en compuertas flotantes [3]. Los primeros exhiben
baja frecuencia de operación y susceptibilidad a
desapareamiento y efecto cuerpo, mientras que los
segundos son severamente penalizados en consumo de
Figura 1. Multiplicador de bajo voltaje propuesto en [5].
De no satisfacerse estos requisitos se presentan niveles
de distorsión altamente significativos. En [5] se da
solución a este problema a partir de estructuras flippedvoltage follower [6], ya sea como seguidores de voltaje o
como sensores de corriente. Los nodos de salida de los
seguidores de voltaje proporcionan a la celda básica la
entrada V1, con niveles de impedancia R=1/gmAgmBroB (del
orden de decenas de ohms), donde gmi y roi son la
transconductancia y la resistencia de salida del transistor
Mi, respectivamente. Finalmente, los espejos-sensores
flipped-voltage follower captan las señales diferenciales
de salida, Iop e Ion, que a su vez pueden ser convertidas a
voltaje mediante las resistencias R.
En este trabajo se propone un nuevo multiplicador del
tipo Iout=I1I2 basado en la propuesta en [5]. Las entradas
V1 y V2 de la celda básica de la Fig. 1 son generadas a
partir de convertidores corriente-voltaje basados en el
flipped-voltage follower. En la sección 2 se presenta el
nuevo multiplicador, mientras que en la sección 3 se
analizan los resultados de simulación en HSPICE.
Finalmente, algunas conclusiones se enuncian en la
sección 4.
2. MULTIPLICADOR PROPUESTO
El voltaje diferencial de salida se define como:
⎡ 1 ⎛ i ⎞ 1 ⎛ i ⎞3
⎤
K
Vo = Vop − Von = − K ⎢ ⎜ ⎟ + ⎜ ⎟ + ...⎥ ≈ − i,
2I
⎢⎣ 2 ⎝ I ⎠ 64 ⎝ I ⎠
⎥⎦
(4)
con
K=
I
β
.
(5)
Se observa que la señal de salida es aproximadamente
lineal inclusive para señales de entrada relativamente
grandes. Por ejemplo, si i/I=0.25, entonces la distorsión
armónica total es del orden del 0.19 %.
(a)
El multiplicador de cuatro cuadrantes y modo corriente se
muestra en la Fig. 2.b. Su estructura es muy similar a la
del multiplicador de la Fig. 1, pero con señales
diferenciales V1 y V2 generadas a partir de convertidores
corriente-voltaje pseudo diferenciales, como el que se
muestra en la Fig. 2a. De esta figura se observa que:
(
)
i
= β Vb − Vop − VTH 2 ,
2
i
I + I n = I − = β (Vb − Von − VTH )2 ,
2
I +Ip =I +
(1)
de donde se obtiene, mediante expansión en series de
Taylor:
Vop = Vb − VTH −
I+
β
i
2 =
(2)
⎡ 1 ⎛ i ⎞ 1 ⎛ i ⎞ 2 1 ⎛ i ⎞3
⎤
= Vb − VTH − K ⎢1 + ⎜ ⎟ − ⎜ ⎟ + ⎜ ⎟ + ...⎥,
⎢⎣ 2 ⎝ 2 I ⎠ 8 ⎝ 2 I ⎠ 16 ⎝ 2 I ⎠
⎥⎦
Von = Vb − VTH −
I−
β
i
2 =
⎡ 1 ⎛ i ⎞ 1 ⎛ i ⎞ 2 1 ⎛ i ⎞3
⎤
= Vb − VTH − K ⎢1 − ⎜ ⎟ − ⎜ ⎟ − ⎜ ⎟ + ...⎥.
⎣⎢ 2 ⎝ 2 I ⎠ 8 ⎝ 2 I ⎠ 16 ⎝ 2 I ⎠
⎦⎥
(b)
(3)
Figura 2. a) Convertidor corriente-voltaje flipped voltage
follower. b) Multiplicador analógico CMOS de cuatro
cuadrantes en modo corriente basado en convertidores
corriente-voltaje flipped voltage follower.
Finalmente, la característica de transferencia del
multiplicador está dada por:
I o = I op − I on = βV1V2 = −
(
)(
n
I1 p − I1n I 2 p − I 2n
4I
)
(6)
donde n es la ganancia de los espejos-sensores flippedvoltage follower e Ib=I.
3. RESULTADOS
Los circuitos de las figuras 2a y 2b han sido simulados en
HSPICE a partir de modelos BSIM3V3 para una
tecnología AMIS de 0.5 µm (VTHn=0.65 V, VTHp=0.95 V).
Se han empleado una fuente única de alimentación de 1.5
V, voltajes de polarización Vb1=1.2 V y Vb2=0.1 V1, y una
corriente de polarización de 20µA. Las dimensiones de los
transistores, para VGS-VTH=0.2 V, se muestran en la Tabla
1. La Fig. 3 corresponde a la respuesta en DC del
convertidor corriente voltaje de la Fig. 2a, vista en su
terminal positiva. El voltaje de polarización Vb ha sido
variado de 1 V a 1.5 V en incrementos de 0.1 V, lo que
permite ajustar el nivel de voltaje en las terminales de
salida. La Fig. 4 muestra un análisis de MonteCarlo2 de la
salida diferencial del mismo circuito. Es evidente que el
convertidor es robusto a efectos por desapareamiento, con
un offset de voltaje máximo de ± 1 mV y sin efectos
apreciables sobre la linealidad. La respuesta en AC se
ilustra en la Fig. 5. El ancho de banda es de 214 MHz con
un sobretiro de 6.2 dB para cargas de 0.5 pF. No obstante,
este sobretiro no se aprecia a las frecuencias que se
maneja el multiplicador. Finalmente, para una señal
senoidal de 1 MHz y 5µA de amplitud, la distorsión
armónica total es del 0.08 %.
La transferencia en DC del multiplicador de la Fig. 2b
se muestra en la Fig. 6, donde ambas señales adquieren
valores entre -5µA y 5µA. Se observa que la corriente
máxima obtenida es de 3 µA (para I1=I2=5µΑ). Por lo
tanto, la ganancia del circuito es del orden de 100 dB.
L (µm)
W (µm)
M
Mn1
1.2
12
3
Mn2
1.2
12
1
Mn3
1.2
12
3
Mn4
1.2
12
9
Mn5
1.2
12
3
Mp1
1.2
12
6
Figura 3. Respuesta en DC del convertidor voltajecorriente de la figura 2a con Vb variando de 1 V a 1.5 V en
incrementos de 0.1 V.
Figura 4. Análisis de MonteCarlo de la respuesta en DC
del convertidor voltaje-corriente de la figura 2a.
Mp2
1.2
12
3
M: Número de transistores en paralelo.
Tabla 1. Dimensiones de los transistores de la Fig. 2.
1
Generados como fuentes ideales. En la fabricación se
emplearán arquitecturas sobre las que se está trabajando
actualmente, robustas a desapareamiento y temperatura.
2
Utilizando el modelo de Pelgrom [7], con AVTHn=14mVµm,
AVTHp=20mVµm, Aβn=Aβn=3%µm, lo que equivale a variaciones
de hasta 6σVTH=33 mV y 6σβ=4.8%.
Figura 5. Respuesta en AC del convertidor voltajecorriente de la figura 2a.
La respuesta en frecuencia del voltaje de salida del
multiplicador se muestra en la Fig. 7. Ha sido obtenida
variando I2 como parámetro de control de ganancia, con
valores entre –5µA y –5µA en incrementos de 1µA. El
ancho de banda obtenido es de 14.3 MHz y es
prácticamente independiente del parámetro de ajuste de
ganancia. Finalmente, la Fig. 8 corresponde a la respuesta
transitoria con señales senoidales de amplitud 5 µA y
frecuencias 0.1 MHz y 1 MHz, respectivamente. La
distorsión armónica total bajo las mismas características,
pero con la señal de 1 Mhz reemplazada por una fuente
constante, es del 0.9 %.
4. CONCLUSIONES
Figura 6. Transferencia en DC del multiplicador de la
figura 2b con I2 variando de 1 µA a 5 µA en incrementos
de 1 µA.
Se ha presentado el diseño de un nuevo multiplicador
CMOS de bajo voltaje de cuatro cuadrantes que procesa
señales en modo corriente. Se ha verificado por
simulación que el dispositivo exhibe una muy alta
ganancia de corriente, un amplio ancho de banda y
distorsión moderadamente baja.
5. REFERENCIAS
Figura 7. Respuesta en frecuencia del multiplicador de la
figura 2b con I2 variando de -5 µA a 5 µA en incrementos
de 1 µA.
Figura 8. Respuesta transitoria del multiplicador de la
figura 2b. I1 es una señal senoidal de amplitud 5 µA y
frecuencia 0.1 MHz, mientras que I2 es una señal senoidal
de amplitud 5 µA y frecuencia 1 MHz.
[1] G. Han and E. Sánchez-Sinencio, “CMOS Transconductance
multipliers: A Tutorial,” IEEE Transactions on Circuits and
Systems II: Analog and Digital Signal processing, Vol. 45,
No. 12, pp. 1550-1563, December 98.
[2] T. S. Gotarredona, B. L. Barranco and A. G. Andreou, “A
General translinear Principle for Subthreshold MOS
Transistors,” IEEE trans. On Circuits and Systems II, Vol.
46, No. 5, pp. 607-615, May 1999.
[3] H. R. Mehrvarz and C. Y. Kwok, “A Novel Multi-Input
Floating-Gate MOS Four-Quadrant Analog Multiplier,”
IEEE Journal of Solid State Circuits, Vol. 31, No. 8, pp.
1123-1131, August 1996.
[4] K. Bult and H. Wallinga, “A class of analog CMOS circuits
based on the square-law characteristics of an MOS transistor
in saturation ” IEEE Journal of Solid State Circuits, Vol.
SC-22, pp. 357-364, June 1987.
[5] J. Ramírez-Angulo, S. Thoutam, A. López-Martin and R. G.
Carvajal, “Low-Voltage CMOS Analog Four Quadrant
Multiplier Based on Flipped Voltage Followers,” IEE
Electronics Letters, Vol 39, No. 25, pp. 1771-1772,
December 2003.
[6] J. Ramírez-Angulo, R. G. Carvajal, A. Torralba, J. Galan, A.
P. Vega-Leal, and J. Tombs, “The Flipped Voltage Follower:
A useful cell for low voltage low power circuit design,”
IEEE International Symposium on Circuits and Systems,
ISCAS’02, Vol II, pp. 615-618, May 26-29, 2002, Scottsdale,
AZ.
[7] M. J. M. Pelgrom, H. P. Tuinhout and M. Vertregt,
“Transistor matching in analog CMOS applications” in Proc.
International Electron Devices Meeting (IEDM'98), pp. 915918, Dec. 1998.