Download Dept. Sist. Digitales y Telecomunicaciones

UNIVERSIDAD NACIONAL DE INGENIERIA
FACULTAD DE ELECTROTECNIA Y COMPUTACIÓN
Electrónica Digital II
Dept. Sist. Digitales y Telecomunicaciones
Managua, Nicaragua
Clase Práctica #1 Familias Lógicas de Circuitos Integrados Digitales
I) Escoja la respuesta correcta encerrando en un círculo la letra adecuada.
1) La resistencia de salida de un colector/drenador Abierto es
llamada como:
a)
b)
c)
d)
Resistencia de Emisor.
Resistencia Push Pull.
Resistencia Pull Up.
Resistencia de Interfaz.
2) La principal función para la resistencia de arranque de una salida de colector/drenador Abierto es:
a) Aumentar los tiempos de propagación.
b) Proporcionar mayor capacidad de manejo de corriente y tensión en su salida.
c) Mantener el valor de la salida dentro del rango indeterminado.
3) La etapa de Salida de la configuración de la Familia TTL se llama:
a) Totem
b) Darlington
c) Schottkly
4) En la figura de la derecha se muestra una parte de un circuito conectado a
un bus común, utilizando buferes triestado (74AHC126), donde la entrada de
habilitación se activa con 1 logico. Si dos o mas entradas entradas de
habilitación están activas existirá problemas en el circuito?
a) No habrá problemas todas las salidas de las compuertas funcionaran
bien.
b) Habra un traspaso de información en forma serial (continua)
c) Fluiran corrientes dañinas y se producirán niveles lógicos invalidos.
5) Cuales son los tres estados de una salida lógica triestado?
a) Alto, Bajo, Intermedio.
b) Alto, Bajo, Hi-Z
c) Alto, Bajo, Indeterminado.
6) El abanico de salida (capacidad de carga) de la familia CMOS depende de:
a)
La corriente de salida I OH e I OL
b) Frecuencia de Operación de 1Mhz
c) Los parámetros de Voltaje de Salidas.
Universidad Nacional de Ingeniería
Docente: Carlos Ortega
1
UNIVERSIDAD NACIONAL DE INGENIERIA
FACULTAD DE ELECTROTECNIA Y COMPUTACIÓN
Electrónica Digital II
Dept. Sist. Digitales y Telecomunicaciones
Managua, Nicaragua
7) Según la figura. Cual de las sentencias describe su operación?
a) Una entrada en BAJO pone a Q1 y Q3 ON; Q2 y Q4 OFF.
b) Una entrada en BAJO pone a Q1 y Q4 OFF; Q2 y Q3 ON.
c) Una entrada en ALTO pone a Q1, Q2 y Q3 OFF; Q4 ON.
d) Una entrada en ALTO pone a Q1, Q2 y Q4 ON; Q3 OFF.
II) Resuelva los siguientes ejercicios.
1) Para el IC 74ALS00 determine la máxima disipación de potencia
promedio por compuerta y el máximo tiempo de propagación promedio,
sabiendo que: I CCH  0.85mA , I CCL  3mA , t PLH  11ns y
tPHL  8ns
2) Determine que serie de la Familia TTL tiene mejor margen de ruido en el nivel Alto y en el nivel bajo.
3) Dos circuitos lógicos distintos tienen las características que se muestran
en la tabla.
¿Cuál circuito tiene mejor inmunidad al ruido en el estado BAJO y en el
estado ALTO?
¿Cuál circuito puede operar a mayores frecuencias?
¿Cuál circuito consume la mayor corriente de alimentación?
4) Determine si la compuerta 74ALS32 no presenta problemas de carga, es
decir si es capaz de proporcionar la corriente suficiente a todas las cargas.
Circuito A
6
Circuito B
5
VIH (min)
1.6
1.8
VIL (max)
0.9
0.7
VOH (min)
2.2
2.5
VOL (max)
0.4
0.3
tPLH (ns)
10
18
tPHL (ns)
8
14
PD (mW )
16
10
V fuente (V )
74LS00
74ALS32
74S00
74S32
74S02
74F08
Universidad Nacional de Ingeniería
Docente: Carlos Ortega
2