Download DISEÑO DE UN CHIP CON TECNOLOGÍA CMOS

DISEÑO DE UN CHIP CON TECNOLOGÍA CMOS ORIENTADO A LA ENSEÑANZA DE
LA ELECTRONICA INTEGRADA.
Gustavo Adolfo Patiño(1) , Eugenio Duque(2), José Edinson Aedo Cobo(2)
(1) Laboratorio de Microelectrônica – Universidade de São Paulo - Brasil.
(2) Grupo de Microelectrónica y Control – Universidad de Antioquia
gpatino@lme.usp.br, joseaedo@udea.edu.co, eaduque@udea.edu.co
SUMMARY
With the progresses that microelectronic field has been experimented, it has appeared the necessity to incorporate at the
program of studies at undergraduate level of electrical engineering subjects that cover the new CI design methodologies and
manufacture process, especially with CMOS devices. The difficulties with this requirement arise from the high costs that
are required for the manufacture of the designed circuits by the students. This work presents the development of a CI,
which has been specially designed to use it as experimental tool within the first course that treats on CMOS design
methodologies. The integrated circuit is conformed of a set of subsystems such as: ring oscillators, small signal amplifiers,
analog transmission gates and switched capacitor filters. These subsystems can be used by the students in their
experimental practices. The chip also was conceived in order to it can be used in a WEB based laboratory of analog
electronics. The Chip was designed utilizing CADENCE software using a 0.6 microns CMOS process. It was
manufactured by AMS through MPC (multi project chip) services from TIMA laboratory in France. In this paper the
experimental tests of the chip are also presented.
.
RESUMEN
Con los avances que ha experimentado la microelectrónica, se ha presentado la necesidad de incorporar en los
programas de ingeniería eléctrica y electrónica, temas que cubran las nuevas metodologías de diseño y procesos de
fabricación de Circuitos Integrados (CIs), especialmente de aquellos conformados por dispositivos CMOS. Una dificultad
que se ha encontrado para llevar a cabo esta tarea, está relacionada con los costos que implica el envío para fabricación de
circuitos diseñados por los estudiantes.
En este trabajo se presenta el diseño de un CI concebido especialmente para que pueda ser utilizado como una
herramienta central en un primer curso de diseño de circuitos electrónicos con dispositivos CMOS. Dentro del CI se han
diseñado un conjunto de subsistemas simples, tales como: amplificadores de pequeña señal, osciladores, compuertas de
transmisión analógicas y filtros de capacitancias conmutadas sencillos, que pueden ser utilizados por los estudiantes en sus
prácticas experimentales. El chip también se elaboró para que pueda ser usado dentro de una estrategia de laboratorios
basados en la WEB. El Chip fue diseñado en un tecnología de 0.6 µm con tres niveles de metal, y fue fabricado a través del
MPC francés. En este trabajo se presenta los resultados de las pruebas realizadas con el circuito.
.
DISEÑO DE UN CHIP CON TECNOLOGÍA CMOS ORIENTADO A LA ENSEÑANZA DE
LA ELECTRONICA INTEGRADA.
Gustavo Adolfo Patiño(1) , Eugenio Duque(2), José Edinson Aedo Cobo(2)
(1) Laboratorio de Microelectrônica – Universidade de São Paulo - Brasil.
(2) Grupo de Microelectrónica y Control – Universidad de Antioquia
gpatino@lme.usp.br, joseaedo@udea.edu.co, eaduque@udea.edu.co
ABSTRACT
With the progresses that microelectronic field has been
experimented, it has appeared the necessity to incorporate at
the program of studies at undergraduate level of electrical
engineering subjects that cover the new CI design
methodologies and manufacture process, especially with
CMOS devices. The difficulties with this requirement arise
from the high costs that are required for the manufacture of
the designed circuits by the students. This work presents the
development of a CI, which has been specially designed to use
it as experimental tool within the first course that treats on
CMOS design methodologies. The integrated circuit is
conformed of a set of subsystems such as: ring oscillators,
small signal amplifiers, analog transmission gates and
switched capacitor filters. These subsystems can be used by
the students in their experimental practices. The chip also
was conceived in order to it can be used in a WEB based
laboratory of analog electronics. The Chip was designed
utilizing CADENCE software using a 0.6 microns CMOS
process. It was manufactured by AMS through MPC (multi
project chip) services from TIMA laboratory in France. In
this paper the experimental tests of the chip are also
presented.
1.
INTRODUCCIÓN
La microelectrónica es una de las disciplinas que más
ha avanzado en las últimas décadas. Estos avances
repercuten de manera significativa en los currículos de las
escuelas de ingeniería eléctrica y electrónica, pues deben
adaptarse de manera dinámica para incorporar el uso de
los nuevos dispositivos, tecnologías y metodologías de
diseño, en sus planes de formación. En la actualidad, los
MOSFETs son los dispositivos más utilizados para la
implementación de sistemas electrónicos tanto analógicos
como digitales [1,2,3]. Se destaca recientemente el
desarrollo de sistemas electrónicos de señal mixta (“Mixed
Signal
Circuits”),
tales
como
amplificadores,
comparadores, conversores, circuitos de conmutación, de
potencia, y dispositivos de sincronismo como osciladores
y generadores de señal. Por otra parte, con el avance de la
tecnología de fabricación de circuitos integrados, existen
actualmente muchas compañías y universidades, que a
través de los MPCs (“Multi Project Chip”), ofrecen
servicios de fabricación de circuitos que pueden ser
especialmente diseñados para una gran variedad de
aplicaciones. Esto ha hecho accesible el uso de esta
tecnología a costos no tan elevados. Igualmente, las
metodologías de diseño tales como las basadas en celdas
estándar (“standard cells”), y herramientas de CAD
asociadas, presentan un grado de maduración apreciable.
Por las razones expuestas se ha hecho necesario, en la
formación a nivel de pregrado en los programas de
ingeniería eléctrica y electrónica, la incorporación de
temas que cubran las metodologías de diseño y los
procesos de fabricación de CIs, especialmente los
elaborados con dispositivos CMOS.
Una dificultad que se ha encontrado, está relacionada
con los costos que implica el envío a fabricación de los
numerosos circuitos diseñados por los estudiantes, los
rígidos cronogramas de fabricación que tienen los MPCs,
y el requerimiento de gran número de licencias de las
herramientas de CAD. Lo anterior se torna aún más crítico
cuando los grupos de estudiantes son numerosos.
Como una estrategia para vencer estas dificultades, así
sea de manera parcial, en este trabajo se presenta el diseño
de un CI concebido especialmente para que pueda ser
utilizado como una herramienta central en un primer curso
de diseño de circuitos electrónicos con dispositivos
CMOS, usando una tecnología relativamente moderna.
Dentro del CI se ha diseñado un conjunto de subsistemas
simples, tales como: amplificadores de pequeña señal,
osciladores, compuertas de transmisión analógicas y filtros
de capacitancias conmutadas sencillos, que pueden ser
utilizados por los estudiantes en sus prácticas
experimentales. El hecho de ser un circuito diseñado
localmente y construido a través de un MPC, permite tener
acceso a simulaciones detalladas, a toda la descripción de
las máscaras de fabricación, y a los modelos de simulación
de cada dispositivo, siendo además posible observar
físicamente todos los detalles internos del CI mediante el
uso de un microscopio. Todo esto permite, aunque de
manera parcial, un acercamiento un poco más práctico a
los conceptos teóricos tratados en un curso.
Por otra parte, el circuito fue diseñado considerando su
integración dentro de la estrategia de laboratorios basados
en la WEB [4] que actualmente está implementando el
Grupo de Microelectrónica y Control de la Universidad de
Antioquia. Lo anterior significa que cada uno de los
subsistemas puede ser accesible a través de compuertas de
transmisión analógicas, internas al chip, que son
controladas por una señal digital. De esta forma la
conexión y desconexión de cada sub módulo podría
hacerse
por
comandos
enviados
desde
un
microcontrolador que responde a peticiones remotas
enviados a través de Internet. Con esto se facilita la
conexión y desconexión de los instrumentos de medida y
las fuentes de excitación de cada sub módulo.
Para el diseño del chip se utilizó el paquete
CADENCE [5], y una tecnología CMOS de 0.6µm con
tres capas de metal [6]. El circuito se fabricó a través del
MPC Francés [7]. En este trabajo se presentan los
resultados de las pruebas realizadas sobre el circuito
diseñado.
Este trabajo ha sido organizado de la siguiente manera:
en la sección 2 se hace una descripción general del chip.
En la sección 3, se describe la forma como se integra el
circuito en la estrategia de los laboratorios basados en la
WEB. En la sección 4, se muestran resultados de las
pruebas hechas sobre el circuito integrado y finalmente en
la sección 5, se presentan las conclusiones y los trabajos
futuros que se desarrollarán en esta línea.
2. DESCRIPCIÓN DEL CIRCUITO INTEGRADO
El Circuito Integrado (CI) se diseñó con un
encapsulado de 40 pines, donde 38 son usados
efectivamente. Estos pines son destinados para la
aplicación de señales análogas de entrada y salida, señales
de control, y voltajes de polarización, de un conjunto de 9
configuraciones circuitales análogas y de señal mixta [8].
A continuación se describen cada unos de los módulos.
2.1 Amplificadores fuente común
Dentro del CI hay dos amplificadores fuente común
[8]. El primero de ellos presenta sus terminales de entrada
y de salida conectadas directamente a los respectivos pines
del encapsulado del chip. El segundo de estos
amplificadores posee dos suiches analógicos conectados
entre las terminales de entrada y de salida y los respectivos
pines del encapsulado. Por ello se precisa de señales de
control que activen o desactiven dichos circuitos de
conmutación para que la señal de entrada llegue al
amplificador desde el pin externo y la señal de salida del
amplificador pueda ser llevada al pin salida
correspondiente. La figura 1 muestra el esquema circuital
del amplificador fuente común.
Figura 1. Esquemático de amplificador fuente común [8]
2.2 Amplificador seguidor de fuente con espejo de
corriente
El CI dispone de dos configuraciones de seguidor de
fuente (SF) [8], donde la diferencia que existe entre ellas
es la misma observada en el caso anterior con los
amplificadores Fuente Común, es decir, una de las dos
configuraciones posee circuitos de conmutación en la
entrada y en la salida de las señales análogas. En la figura
2 se muestra el esquemático del seguidor de fuente.
Los destalles del diseño de cada sub sistema se pueden
consultar en la referencia [8].
2.3 Compuerta de transmisión analógica
La compuerta de transmisión permite el paso, o no, de
una señal analógica de acuerdo con la aplicación de una
señal de digital de control [8]. En la figura 3 se muestra
el esquemático de este subsistema. Los terminales de esta
compuerta son accesibles a través de pines del CI.
Figura 2.Esquemático de amplificador SF[8].
Figura 4. Celda básica del oscilador en anillo[8].
2.5 Filtro de capacitancias conmutadas [9]
Figura 3.Esquemático de la Compuerta de transmisión
analógica [8].
2.4 Oscilador en anillo
El oscilador en anillo se implementó con 25 etapas de
inversores y una señal de control para variar la frecuencia
de oscilación [8]. El objetivo de este subsistema es que los
estudiantes verifiquen su funcionamiento. Se utilizó un
buffer de alta capacitancia para poder observar la señal de
salida del oscilador utilizando un osciloscopio. En la
figura 4 se muestra el esquemático de la celda básica del
oscilador en anillo.
Los filtros RC activos poseen dos propiedades que
hacen difícil su realización en forma de CI. Estas
propiedades son la necesidad de capacitancias de elevado
valor y el requisito de constantes de tiempo RC muy
precisas.
La técnica de filtro de capacitancias conmutadas se
basa en que la formación de un condensador conmutado
entre dos nodos de circuito, a una rapidez suficientemente
alta, es equivalente a un resistor conectado entre estos dos
nodos [1].
En la figura 5 se muestra el diseño de un filtro
pasabajos conmutado compuesto por dos unidades básicas
de compuertas de transmisión y dos condensadores, que a
la frecuencia de las señales definidas como las fases de
control de cada suiche, definen el ancho de banda del filtro
[9]. Dichas fases de control son conectadas como señales
externas del CI, por lo cual se dispone de dos pines para
su conexión. De este modo se puede variar el ancho de
banda del filtro debido a la dependencia de éste en función
de la frecuencia de las señales de control.
El chip reportado en este trabajo se diseñó con 5
esquemas circuitales que sirven como experimentos. Para
hacer posible su conexión al laboratorio basado en la
WEB, cada esquema se diseñó con compuertas de
transmisión analógicas que permiten conectar o
desconectar las entradas y las salidas de los esquemas
circuitales. De esta forma los instrumentos utilizados en el
laboratorio pueden también ser usados para realizar las
pruebas remotamente. En el laboratorio, la conexión de
los instrumentos a los esquemas es realizado mediante la
utilización de un microcontrolador que envía comandos
digitales a los suiches de interconexión.
4. RESULTADOS DE LA IMPLEMENTACIÓN DEL
CHIP
Figura 5.Esquemático del filtro de capacitancias
conmutadas
En la figura 6 se muestra el layout del filtro diseñado.
Figura 6. Layout del filtro de capacitancias conmutadas
3. INTEGRACIÓN DEL CHIP AL LABORATORIO
BASADO EN LA WEB
Los laboratorios basados en la WEB para la enseñanza
en Ingeniería Electrónica han venido ganando interés en
los últimos años. Un laboratorio basado en la WEB [4]
para la enseñanza de la electrónica consiste de un conjunto
de instrumentos de medidas, de generadores de señales,
fuentes DC y un conjunto de esquemas experimentales
cuyos parámetros tales como resistencias de carga y
polarización, pueden ser variados. Igualmente este
laboratorio cuenta con un sistema de interconexión
programable que permite la conexión de los instrumentos
con los esquemas que se desean probar. Para que el
laboratorio sea accesible a través de la WEB, la
programación de los esquemas experimentales y de los
instrumentos (así como la lectura de medidas realizadas),
al igual que el sistema de interconexión, debe poder
hacerse desde una página WEB.
El chip se diseñó y fabricó utilizando un tecnología
CMOS de 0.6 µm con tres niveles de metal. El área total
del chip fue de 4 mm2. Se utilizaron 38 pines de entradasalida, de los cuales 10 se utilizaron para las
polarizaciones del CI (de la parte analógica y de la parte
digital del mismo). En la figura 7 se muestra una
fotografía, lograda mediante un microscopio, de la parte
del circuito donde se encuentra un filtro de capacitancias
conmutadas.
Cada uno de los esquemas circuitales fueron probados
verificando su funcionamiento de acuerdo a lo proyectado
en la teoría y en la simulación. En la figura 8 se muestra,
el montaje experimental donde se detalla el resultado de la
salida del circuito oscilador en anillo, el cual mostró una
frecuencia de oscilación de apróximadamente 28 MHz. La
frecuencia medida se encontró muy por debajo de la
establecida en la simulación eléctrica, debido a que no se
tuvieron en cuenta las capacitancias parasitas introducidas
y la aportada por el buffer de gran capacidad que se usó
para poder observar la señal de salida.
Figura 7. Fotografía de una sección del chip donde se
muestran detalles de filtro de capacitancias conmutadas.
En la figura 9 se muestra la señal de entrada y de salida
medida con un oscilospio HP 54610B de 500 MHz,
cuando se utiliza la compuerta de transmisión analógica en
su estado “on”. Como se observa en la figura, para realizar
esta prueba se utilizaron señales en forma de rampa a 100
KHz. Pruebas adicionales realizadas con señales
senoidales a 15 MHz, mostraron que se introduce un
atraso entre la señal de entrada y de salida de
aproximadamente 8ns.
Figura 10. Prueba del seguidor de fuente con una señal de
1 V pico a pico senoidal. La señal del canal 1 es la entrada
y la del canal 2 es la salida del amplificador
Figura 8. Montaje experimental para la realización de las
pruebas del circuito, donde se muestra la salida del
oscilador en anillo.
En la figura 11 se muestra el resultado de la prueba del
amplificador seguidor de fuente con una señal de entrada
senoidal de 1 voltio pico a pico a 10 KHz. La ganancia
obtenida fue de aproximadamente 0.87V/V, que se
encuentra cerca de la estimada por simulación eléctrica
(0.96V/V). Debe notarse sin embargo que la resistencia de
polarización usada en el diseño y la simulación fue de 40
ohmios, en tanto que la usada en el montaje experimental
fue de 50 ohmios.
Figura 9. Observación de las señal de entrada y de salida
en la puerta de transmisión analógica
Finalmente los otros módulos también fueron probados
funcionalmente y se comportaron de acuerdo con lo
esperado.
5. CONCLUSIONES
En este trabajo se presentan los resultados de las
pruebas de un circuito integrado que se diseño utilizando
una tecnología CMOS de 0.6 µm compuesta por tres
niveles de metal. El circuito fue concebido para ser
utilizado como herramienta para la enseñanza de la
electrónica integrada en pregrado. El circuito posee 5
esquemas experimentales diferentes. Cuatro de ellos se
implementaron en dos versiones: uno con los terminales
de entrada/salida conectados a pines del encapsulado y
otro con los terminales accesibles a través de puertas de
transmisión analógicas internas, habilitadas con señales de
control digitales. Pruebas de los esquemas circuitales (en
su primera versión) mostraron un funcionamiento correcto.
El circuito diseñado ocupó un área de 4 mm2 y se fabricó a
través de MPC Francés.
El chip se concibió para ser fácilmente integrado a la
estrategia de laboratorio basados en la WEB. El hecho de
tener la posibilidad de acceder los laboratorios a través de
la WEB, permite beneficiar un mayor número de
estudiantes y optimizar los recursos de los laboratorios, en
lo concerniente a tiempo de uso y espacio físico. Esta
estrategia de laboratorios basados en la WEB, permite que
estudiantes de instituciones educativas previamente
autorizadas tengan también acceso a las facilidades del
laboratorio.
Como trabajos futuros se plantea el diseño de un
manual, y las pruebas exhaustivas de los esquemas que son
accesibles a través de las puertas de transmisión
analógicas. También el desarrollo de la interfaz y el
software necesario para establecer la posibilidad de hacer
pruebas del chip utilizando el laboratorio basado en la
WEB.
ES importante anotar que el conocimiento adquirido
con el diseño de este chip, puede ser extendido para la
realización de circuitos integrados no solo análogos y de
señal mixta, sino también digitales, mediante el uso de
otras herramientas de CAD disponibles en el paquete
CADENCE [5].
7. AGRADECIMIENTOS
Los autores agradecen a la Vicerrectoría de
Investigaciones de la Universidad de Antioquia por su
apoyo financiero para el desarrollo de este proyecto.
También agradecen a los estudiantes: Marcela Zuluaga y
Sebastián Isaza por su colaboración en las pruebas del
circuito integrado.
10. REFERENCIAS
[1] A. S. Sedra and K. C. Smith, Microelectronic Circuits, 4th
ed. New York: Oxford Univ. Press. 1998
[2] C. J. Savant Jr, M. S. Roden. y G. L. Carpenter, Diseño
Electrónico. Circuitos y sistemas, 3ra ed. México: Pearson
Educación, 2000.
[3] D. J. Vorner and D. T. Corner, “Teaching MOS Integrated
Circuit Amplifier Desing to Undergraduates”, IEEE Trans. On
Education
[4] H. Giraldo Arboleda, M. Alvarez Mesa and J. E. Aedo Cobo,
“A technology for building web-based laboratories for teaching
electronics”, in book: Computers and Education: Towards a
Lifelong Learning Society, Kluwer Academic Publishers,
December, 2003.
[5] Cadence Inc. http://www.cadence.com
[6] Austria Microelectronics Systems, AMS. 0.6µm CMOS,
http://www.austriamicrosystems.com/
[7] MPC Frances, http://cmp.imag.fr/
[8] G. A. Patiño y J. E Aedo, “Implementación de un circuito
integrado orientado a la enseñanza del proceso de diseño de
circuitos analógicos básicos con tecnología CMOS”. Memorias
EITI-2002, ISBN 958-9352-55-3, Universidad Nacional.
Medellín, Colombia, pp. 29–37, Octubre. 2002.
[9] R. H. Caverly. “Analog Design Resource Kit Tutorial 4.
Single Pole Switched Capacitor Filter”.Disponible en:
http://microsys6.engr.utk.edu/ece/bouldin_courses/652/tutor4.pd
f