Download Estilos de diseño

Diseño de CIs I
Capítulo 4
Estilos de diseño y costes
asociados
28-10-2009
1
Diseño de CIs I
Diseño y fabricación de ASICs
 ASIC : Application Specific
Integrated Circuit
Diseño
Diseñador
Fabricación prototipos
Fabricante
Test prototipos
Fabricación serie
Test serie
28-10-2009
Fab + diseñador
Fabricante
Fab + diseñador
(test muestral)
2
Diseño de CIs I
Costes
Diseño
Fabricación prototipos
Test prototipos
Fabricación serie
Test serie
28-10-2009
Tiempo de diseñador + CAD
Máscaras
Obleas
Proceso
Encapsulado
Definición vectores test
Programa de test
Test
Obleas
Proceso
Encapsulado
Test
3
Diseño de CIs I
Costes
 Coste no recurrentes (NRE)
◦ Diseño (*)
◦ Máscaras
◦ Vectores de test
CT  CD(*)  NRE  RE  n _ unidades
◦ Programa de test
(+ riesgo de rediseño)
 Costes recurrentes (RE)
◦ Obleas (prototipos + serie)
◦ Proceso (idem)
◦ Encapsulado (idem)
28-10-2009
4
Diseño de CIs I
Estilos de diseño
Full Custom
Celdas Estándar
Cell-Based
28-10-2009
Gate Arrays
FPGAs,
LCAs,....
Sea of Gates
5
Diseño de CIs I
Full-custom
prestaciones óptimas
GA / SoG
↓ coste de fabricación
↓ tiempo de diseño
28-10-2009
Standar-cells
6
Diseño de CIs I
Vías
Vdd
Transistores N
28-10-2009
Layout (en una Vías
tecnología
CMOS de doble pozo) de la
celda básica de un gatearray. En las sucesivas
Los cuadrados que aparecen a lo largo
figuras
se
explica
su
y ancho de la celda son posibles
Cada celda
está compuesta por 2
estructura.
contactos;
de hecho Salida
sondel vías
transistores N y dos transistores
P
inversor
(perforaciones) que llegan a las
unidos.....
porlosel dos
drenador-fuente;
con
las
transistores P están
estructuras inferiores del gate-array.
Supongamos
que
desea
construir
un
puertas
de lapor
pareja
de
transistores
unidos
el se
drenador
de uno y N
la
Si se recubren dos de ellas con un
inversor.
Para
ello
deberíamos
y P superiores
la mismo
puertaocurre
de la
fuente delcomún,
otro, y lo
mismo layer de metal, las dos
conectar
transistores
pareja
inferior
también
común.Ncomo se
con
los los
dos
transistores
estructuras que estén por debajo de
muestra en el esquema. Dicha conexión
dichas vías quedan interconectadas
se puede realizar con una pista de
metal adicional como se muestra en la
figura siguiente ...
Entrada al
inversor
Gnd
Transistores P
7
Diseño de CIs I
Vdd
Entrada
al inversor
Salida del
inversor
Gnd
Salida del
inversor
28-10-2009
Vdd
Entrada
al inversor
Gnd
8
Diseño de CIs I
Pista de conexionado
Columna de celdas
Anillo de pads
GATE-ARRAY
28-10-2009
9
Diseño de CIs I
FPGAs
28-10-2009
10
Diseño de CIs I
Estilos de diseño
Gate Arrays
Full Custom
Sea of Gates
FPGAs
evolucionadas
Cell-Based
Celdas Estándar
28-10-2009
11
Diseño de CIs I
Alternativa de
diseño
Fullcustom
¿En qué consiste?
El diseñador dibuja cada uno de los
transistores del circuito
Ventajas
Control total de las dimensiones de
los transistores
Muy altas prestaciones alcanzables
Densidad de integración muy alta
No restricciones sobre circuitería
analógica
Costes de diseño relativamente
reducidos
Posibilidad de utilizar módulos
complejos y programables (RAMs,
El diseñador dispone de una librería PLAs,... etc)
Standard de celdas suministrada por el
Riesgo de re-diseño bajo
cells
fabricante
La densidad de integración
alcanzable es menor que en fullcustom pero mayor que con gatearrays
Herramientas CAD más eficientes
Gatearrays
Salvo las máscaras de
personalización, el resto de
máscaras son comunes. El
fabricante suministra la librería de
celdas
Costes de fabricación reducidos
(sólo máscaras de personalización)
El tiempo de fabricación se reduce
Costes de diseño similares a los de
las standar-cells
Riesgo de re-diseño similar al de las
standar-cells
No hay costes de fabricación “a la
medida”. No máscaras
El diseñador personaliza el circuito Costes de diseño similares a los
en su propio laboratorio a través de alcanzables con las dos alternativas
FPGAs fusibles/antifusibles, transistores anteriores
EPROM o celdas de memoria SRAM El riesgo de re-diseño no es
relevante
22-10-08
Tiempo de diseño muy corto
Desventajas
Coste de diseño muy alto
Todas las máscaras son necesarias
Riesgo de re-diseño alto
Las herramientas de ubicación y
conexionado (y hasta cierto nivel los
simuladores) son poco eficientes
Test difícil
¿Cuándo es
recomendable su uso?
Circuitos de muy alta velocidad, de
muy bajo consumo, o prestaciones
muy altas
Volúmenes de producción muy
elevados
El diseñador sólo tiene acceso a las
celdas de la librería, y no puede
modificarlas. Los transistores no se
pueden dimensionar a gusto del
Circuitos de prestaciones
diseñador
altas/medias
Se requieren todas las máscaras
Volúmenes de producción altos
Las prestaciones alcanzables son
menores que en full-custom pero
mayores que con gate-arrays
Se obtienen prestaciones más bien
bajas por cuanto todos los
transistores tienen el mismo
tamaño, y las conexiones suelen ser
largas
Baja densidad de integración
Dificultad en el uso de módulo
programables dentro del ASIC
ASICs de prestaciones
medias/bajas
Volúmenes de producción
medios/bajos, que si se
implementaran con standar-cells
llevarían a unos precios/chip
excesivos
Bajas prestaciones (en relación a las
alternativas anteriores)
Necesidad de programar una a una
toda las unidades
Sólo circuitería digital
Circuitos digitales con un volumen
de producción bajo
Muy adecuado en las fases de
desarrollo y para la salida rápida a
mercado
12
Diseño de CIs I
1- Las standard cells de EPSON
2- El servicio Hardcopy de ALTERA
3- Los productos que ofrece la compañía CAST Inc
Tamaño: del orden de 1-2 páginas por cada uno de ellos
ATENCIÓN: Vuestras respuestas han de ser claras, fruto de una mínima
reflexión, y propias.
NO ES SUFICIENTE CON HACER CUT-PASTE DE LAS PÁGINAS WEB,
Y NO ES SUFICIENTE CON TRADUCIR
LITERALMENTE LO QUE PONE EN DICHAS PÁGINAS, ¿de acuerdo?.
Cada grupo debe preparar sus propias respuestas.
28-10-2009
13
Diseño de CIs I
1- Las standard cells de EPSON
EPSON tiene una división que ofrece tanto tecnología y herramientas
para el diseño de ASICs en diversas modalidades (Gate-Arrays,
Embedded-Arrays, Standard-Cells, Macrocells…), como un servicio de
diseño.
El trabajo a realizar es:
1. Identificar qué son cada una de estas 4 opciones,
2. Centrándose en las Standard Cells, explicar qué tecnologías ofrece
EPSON,
3. Explicar someramente el tipo de celdas que ofrecen en su librería de
celdas (para Standard Cells) y
4. Explicar hasta qué nivel permiten al cliente diseñar su propio ASIC.
28-10-2009
14
Diseño de CIs I
2- El servicio Hardcopy de ALTERA
ALTERA como sabéis es una compañía que ofrece una amplia gama de
FPGAs, algunas de ellas muy evolucionadas. Ofrece además un servicio
muy interesante, el llamado “Hardcopy” que es el que quiero que
descubráis exactamente en que consiste.
La explicación de qué es este servicio debería ir acompañada de una
breve explicación de qué familias de FPGAs se ofrecen dentro de este
servicio y una reflexión de las ventajas que ofrece este servicio sobre las
FPGAs más convencionales.
28-10-2009
15
Diseño de CIs I
3- Los productos que ofrece la compañía CAST Inc
Las preguntas son:
1. ¿qué tipo de productos ofrece la compañía CAST?,
2. Lista los productos que ofrece (no me importa si no están todos), y
explica un poco cómo podrías utilizarlos tú, como diseñador de ASICs
que eres.
28-10-2009
16