Download en formato PDF - Universidad Politécnica de Madrid

Laboratorio de Circuitos
Electrónicos
Departamento de Ingeniería Electrónica
E.T.S.I. de Telecomunicación
Universidad Politécnica de Madrid
Enunciado de la Práctica del
Laboratorio de Circuitos
Electrónicos (LCEL)
Sistema de identificación mediante
radiofrecuencia (RFID)
Plan 94. Curso 2009-2010
Versión 1.0
Álvaro de Guzmán Fernández
Ángel Fernández Herrero
1
Enunciado práctica LCEL 2009-2010, Departamento de Ingeniería electrónica, ETSIT, UPM.
Índice general
1 Introducción
2 Descripción general
2.1 OBJETIVO GENERAL
2.2 ESQUEMA SIMPLIFICADO
2.3 DESCRIPCIÓN FUNCIONAL
3 Arquitectura
3.1 ARQUITECTURA DEL INTERROGADOR
3.2 ARQUITECTURA DEL TAG
3.3 DIVISIÓN EN SUBSISTEMAS ANALÓGICO Y DIGITAL
4 Funcionamiento detallado
4.1 EL INTERROGADOR
4.1.1 Oscilador cuadrado de 200 ms de periodo
4.1.2 Oscilador senoidal en puente de Wien
4.1.3 Multiplexor analógico
4.1.4 Amplificador y etapa de potencia
4.1.5 Resumen general del interrogador hasta este punto
4.1.6 Detección de la señal recibida desde el TAG
4.1.7 Demodulador de la señal recibida desde el TAG
4.1.8 Rectificador de precisión
4.1.9 Filtro (detector)
4.1.10 Comparador
4.1.11 Extracción de la señal de respuesta
4.1.12 Captura y análisis de la señal de respuesta
4.1.13 Sincronización del sistema
4.1.14 Visualización hacia el usuario
4.2 EL TAG
4.2.1 Acumulador de energía
4.2.2 Detector de portadora
4.2.3 Reloj de bits y registro de desplazamiento
4.2.4 Generador de RF y modulador
4.2.5 Etapa de potencia
4.3 LA BOBINA
4.3.1 Construcción
4.3.2 Pruebas y medidas sobre la bobina
4.4 ALIMENTACIÓN DEL CIRCUITO
5 Especificaciones del sistema
6 Memoria final
7 Posibles mejoras
7.1 Portadoras de interrogación y respuesta diferentes
7.2 Sintonía de la bobina del tag
7.3 Utilización de displays de 7 segmentos para visualizar el código recibido.
7.4 Empleo de un teclado para la selección del código en el interrogador.
7.5 Empleo de una frecuencia de sobremuestreo superior a 8 KHz.
7.6 Uso de esquemas circuitales alternativos a los propuestos
7.7 Implementación en circuitos programables
7.8 Simulación con PSPICE
7.9 Montaje en PCB
8 Desarrollo recomendado
Anexo I Sincronización del osciloscopio
Anexo II Empleo correcto de microinterruptores
Bibliografía
4
5
5
5
5
6
6
7
7
8
8
8
9
9
9
10
10
13
13
14
15
15
17
17
18
19
19
19
20
20
21
21
21
23
23
25
26
27
27
27
28
28
28
28
29
29
29
30
33
34
35
2
Enunciado práctica LCEL 2009-2010, Departamento de Ingeniería electrónica, ETSIT, UPM.
Índice de figuras
Figura 1 Arquitectura del sistema.................................................................................................................5
Figura 2 Arquitectura del sistema interrogador ............................................................................................6
Figura 3 Arquitectura del TAG ....................................................................................................................7
Figura 4 Oscilador cuadrado ........................................................................................................................8
Figura 5 Oscilador senoidal y amplificador..................................................................................................9
Figura 6 Estructura del amplificador de potencia y etapas anteriores ........................................................10
Figura 7 Arquitectura de la parte del interrogador correspondiente a la emisión de señal .........................10
Figura 8 Respuesta del TAG tal como debería observarse en bornas de la bobina del interrogador..........11
Figura 9 Espectro en frecuencia de una señal binaria con tiempo de bit de 250 µs. Se muestra debajo
la señal en el tiempo correspondiente a la secuencia 10101010 .......................................................11
Figura 10 Espectro en frecuencia de la señal binaria modulada sobre la portadora de 100 KHz.
En la gráfica inferior se muestra la señal en el tiempo......................................................................12
Figura 11 Espectro en frecuencia de la señal una vez rectificada, se puede observar cómo la señal vuelve a
adquirir componentes en banda base. En la gráfica inferior se muestra también la señal en el tiempo.
..........................................................................................................................................................12
Figura 12 Espectro en frecuencia de la señal tras pasar por el filtro RC paso bajo.En la gráfica inferior,
correspondiente a la señal en el tiempo se ve cómo los bits recuperados tienen flancos
exponenciales debido a los tiempos de carga y descarga del circuito RC.........................................13
Figura 13 Demodulador de la señal recibida ..............................................................................................13
Figura 14 Rectificador de precisión y amplificador posterior. ...................................................................14
Figura 15 Señales obtenidas con constantes de tiempo incorrectas del filtro RC. En la gráfica superior
la constante es demasiado pequeña. En la inferior es demasiado grande..........................................14
Figura 16. Comparador y esquema del proceso de comparación ...............................................................15
Figura 17 Señal digital obtenida tras la demodulación, a la salida del comparador ...................................15
Figura 18 Circuito para retardar una señal digital. A es la señal original y AR la señal retardada.............16
Figura 19 Cronograma de extracción de la señal de respuesta (S) a partir de la señal obtenida a la salida
del comparador (D) y la señal generada por el flip flop que controla el multiplexor (A) .................16
Figura 20 Esquema de la captura y análisis final de la señal recibida desde el TAG .................................17
Figura 21 Cronograma y diagrama de estados de la máquina que permite capturar la señal emitida por el
TAG ..................................................................................................................................................18
Figura 22 Esquema del acumulador de energía. En rojo se muestra la onda que aparece en bornas de la
bobina,
mientras que en negro se muestra la salida de este circuito. ...........................19
Figura 23 Esquema del detector de portadora. La cola final de descarga define el tiempo de respuesta del
TAG. .................................................................................................................................................20
Figura 24 Esquema del reloj de bits del TAG y del registro de desplazamiento ........................................20
Figura 25 Esquema del oscilador RF y del modulador en el TAG .............................................................21
Figura 26 Etapa final de potencia en el TAG .............................................................................................21
Figura 27 Construcción de las bobinas necesarias para esta práctica .........................................................22
Figura 28 Obtención de las alimentaciones, el filtrado mediante condensadores de desacoplo se ha
omitido para no complicar demasiado la figura ................................................................................24
Figura 29 Señal que debería observarse en el osciloscopio........................................................................33
3
Enunciado práctica LCEL 2009-2010, Departamento de Ingeniería electrónica, ETSIT, UPM.
1 Introducción
El objetivo del Laboratorio de Circuitos Electrónicos es que el alumno revise, amplíe, aplique y
consolide de una manera práctica los conocimientos adquiridos en las asignaturas de segundo
curso Circuitos Electrónicos Analógicos y Circuitos Electrónicos Digitales.
Para ello deberá seguir las instrucciones aquí incluidas, que implicarán diversas fases de
diseño, análisis, montaje y medida de los circuitos o subsistemas propuestos. Igualmente se
hará especial énfasis en que los alumnos adquieran una visión práctica de los problemas con
los que se encuentra el diseño de circuitos analógicos y digitales en las implementaciones de
prototipos reales de laboratorio.
El resultado del trabajo realizado deberá quedar reflejado en una memoria escrita que
contenga los detalles del proceso, así como los resultados obtenidos y todas aquellas
cuestiones específicas que se indiquen en el enunciado (ver Apartado 6).
Como documentación adicional, está disponible el libro Aspectos Prácticos de Diseño y Medida
en Laboratorios de Electrónica [6], que podrá adquirir en el Servicio de Publicaciones de la
Escuela, donde encontrará recomendaciones, criterios de diseño y comentarios de interés de
carácter general, y cuyo contenido podrá ser objeto de pregunta en el examen oral.
La Práctica propuesta contiene las especificaciones mínimas que deben cumplir los circuitos
realizados. Adicionalmente, se presentarán sugerencias de mejoras opcionales, dejando a los
alumnos la libertad de añadir nuevas mejoras y montajes alternativos (ver Apartado 7). Podrá
encontrar éste y otros documentos relacionados, así como información actualizada sobre la
asignatura, en: http://lcel.die.upm.es
En particular, el documento http://lcel.die.upm.es/public/docs/infolab0910.pdf
contiene la normativa de aplicación a la asignatura, si bien en este curso también habrá que
tener en cuenta las siguientes consideraciones:
1. Cada pareja deberá disponer de un cuaderno de prácticas, donde dibujará los esquemas
de los circuitos, detallará los cálculos y justificaciones realizados, tomará nota de todas las
medidas efectuadas en el Laboratorio y, en general, recogerá cuantas observaciones e
incidencias tengan lugar durante el desarrollo de la Práctica. Este cuaderno será de gran
utilidad a la hora de escribir la memoria final y tendrá que entregarse junto con ella
cuando termine la asignatura, antes del examen oral.
2. Se publicará en el portal de la asignatura un modelo para la memoria final, que deberá
ser tenido en cuenta por todos los alumnos a la hora de escribirla.
Para cualquier consulta, puede dirigirse a Álvaro de Guzmán Fernández (B-107,
guzman@die.upm.es).
4
Enunciado práctica LCEL 2009-2010, Departamento de Ingeniería electrónica, ETSIT, UPM.
2 Descripción general
2.1 OBJETIVO GENERAL
En esta práctica se llevará a cabo el desarrollo de un sistema de identificación por
radiofrecuencia RFID (“Radio Frequency Identification”). Estos sistemas son muy utilizados
para el control de acceso en edificios, control de libros en bibliotecas, dispositivos antihurto en
establecimientos, gestión de almacenes, etc.
En general estos sistemas están compuestos por dos dispositivos: el primero, llamado
“interrogador”, envía una señal de radiofrecuencia y espera una respuesta. El segundo,
llamado “tag”, emite una respuesta al detectar la señal del interrogador. Cuando el
interrogador recibe la respuesta del tag, la analiza, y si la reconoce permite el acceso (si se
trata de un sistema de acceso), hace sonar una alarma (en casos de sistemas antihurto), etc.
La principal curiosidad de estos sistemas es que, por lo general, el “tag” no recibe alimentación,
sino que es capaz de extraer la energía de la propia señal de radiofrecuencia que emite el
interrogador. Aprovechando dicha energía, emite la señal de respuesta. Existen algunos
modelos donde el tag lleva una pequeña pila para su alimentación (“tag activo”), pero en
nuestro caso vamos a desarrollar un sistema de tag pasivo, sin alimentación.
2.2 ESQUEMA SIMPLIFICADO
Un esquema simplificado que muestra el concepto del sistema se muestra en la Figura 1.
Temporizador
Interrogación
Emisor
RF
Analizador
respuesta
Respuesta
Interrogador
Acumulador
energía
Emisor
RF
Generador
respuesta
Tag
Figura 1 Arquitectura del sistema
Como puede verse, el interrogador está compuesto por un emisor de radiofrecuencia y un
analizador de respuesta que funcionan síncronamente controlados por un temporizador. En un
primer ciclo (ciclo de interrogación), el emisor emite una señal y en un segundo ciclo (ciclo de
respuesta) espera por una respuesta. Si dicha respuesta se produce es analizada para ver si
se trata del tag esperado.
El tag, por su parte, está compuesto por un acumulador de energía que acumula la energía
suficiente durante el ciclo de interrogación para poder emitir la respuesta en el ciclo siguiente.
El generador de respuesta básicamente genera un código de varios bits que son transmitidos
en serie mediante el emisor RF.
En ambos sistemas es imprescindible la utilización de una bobina para generar y detectar el
campo con el que dichos sistemas interaccionan entre sí (apartado 4.3).
2.3 DESCRIPCIÓN FUNCIONAL
En el prototipo que vamos a diseñar, implementar y probar, trabajaremos con una única
frecuencia de RF común para los dos dispositivos. Esta frecuencia será de 100 KHz.
5
Enunciado práctica LCEL 2009-2010, Departamento de Ingeniería electrónica, ETSIT, UPM.
El funcionamiento del interrogador será el siguiente: se emitirá la frecuencia de 100 KHz
durante 100 ms. A continuación se esperará por una respuesta durante otros 100 ms. En caso
de recibirse respuesta, se analizará y si es correcta se indicará al usuario. Estos ciclos se
repetirán indefinidamente. Por lo tanto, la bobina del interrogador se empleará tanto para
transmitir la frecuencia de interrogación como para detectar la señal de respuesta.
El tag deberá acumular energía procedente de la señal de 100 KHz del interrogador durante el
ciclo de interrogación. A continuación, durante el ciclo de respuesta, generará una secuencia
de 6 bits más un bit de inicio que será siempre 1. Estos 7 bits serán modulados mediante
otro generador de RF y transmitidos a través de la bobina. En este caso, y al igual que en el
interrogador, la bobina del tag servirá tanto para recibir la energía como para transmitir la
respuesta.
Queremos insistir en que el tag no recibe alimentación por parte de la fuente. Por tanto, si se
encuentra alejado de la bobina del interrogador no recibirá energía suficiente y no funcionará
(así es como actúan los sistemas reales).
3 Arquitectura
En este apartado refinaremos un poco más el esquema simplificado visto en el anterior. No se
preocupe si no alcanza a comprender todos los términos, conceptos y detalles que se discuten,
ya que se irán aclarando a medida que avance en la lectura del documento. Asuma que
necesitará varias lecturas y una reflexión a fondo sobre todo ello.
Los valores y datos que vea escritos en negrita y subrayados son especificaciones del
sistema que deberán ser cumplidas en el diseño final.
3.1 ARQUITECTURA DEL INTERROGADOR
En la Figura 2 se encuentra el esquema más detallado del sistema interrogador, que consta de
los siguientes bloques:
Oscilador senoidal
Puente de Wien
100 KHz
MUX
analógico
Amplificador
potencia
Analizador
y
Comparador
Detector
Oscilador cuadrado
Periodo = 200 ms
LED
Figura 2 Arquitectura del sistema interrogador
•
Oscilador cuadrado de 200 ms de período: se encargará de generar una onda
cuadrada con un periodo de 200 ms y una amplitud de 5 V. La señal estará por lo tanto
100 ms al nivel de masa y otros 100 ms a 5 V.
•
Oscilador senoidal en puente de Wien: se encargará de generar la señal de
interrogación de 100 KHz de frecuencia.
•
Multiplexor analógico: Es similar a un multiplexor digital con la diferencia de que las
señales de entrada y salida son analógicas. Las entradas de control son digitales. Con
este dispositivo se seleccionará la señal senoidal de 100 KHz durante 100 ms (período
de interrogación) y la señal de masa durante otros 100 ms (periodo de respuesta).
6
Enunciado práctica LCEL 2009-2010, Departamento de Ingeniería electrónica, ETSIT, UPM.
•
Amplificador y etapa de potencia: permite suministrar la corriente suficiente a la bobina
para que genere el campo necesario para esta aplicación.
•
Detector: permite determinar si se ha recibido respuesta. Si es así, extrae la secuencia
de bits recibida desde el tag.
•
Analizador y Comparador: comprueba que la señal recibida coincide con la programada
en los microinterruptores y avisa al usuario si es así.
3.2 ARQUITECTURA DEL TAG
En la Figura 3 se encuentra el esquema más detallado del TAG que consta de los siguientes
bloques:
Acumulador
Detector
portadora
Alimentación
Etapa
potencia
Oscilador
RF y
modulador
Registro de
desplazamiento
Reloj
4 KHz
Microinterruptores
(código 6 bits)
Figura 3 Arquitectura del TAG
•
Acumulador: se trata de un sistema que extrae la energía de la señal de 100 KHz
recibida desde el interrogador y la mantiene durante los ciclos de respuesta. Esta
energía será la encargada de alimentar los circuitos durante dichos ciclos.
•
Detector de portadora: genera una señal digital que indica si se está recibiendo la señal
de interrogación o no.
•
Reloj de 4 KHz: se trata de un oscilador de onda rectangular que genera una señal
digital periódica de 4 KHz entre 0 y 5 V.
•
Registro de desplazamiento: es un registro de entrada paralelo y salida serie. Durante
el ciclo de interrogación carga los 6 bits seleccionados por los microinterruptores.
Durante el ciclo de respuesta desplaza dichos bits generando una secuencia de bits
para su transmisión.
•
Oscilador de RF y modulador: genera una onda rectangular de 100 KHz de frecuencia,
modulada en amplitud con la secuencia de bits anterior.
•
Etapa de potencia: genera la corriente suficiente para excitar la bobina y producir el
campo que enviará la respuesta al interrogador.
3.3 DIVISIÓN EN SUBSISTEMAS ANALÓGICO Y DIGITAL
En esta práctica, el subsistema analógico está compuesto por los siguientes módulos:
•
Interrogador: Generador senoidal,
amplificador de potencia y detector.
oscilador
cuadrado,
multiplexor
analógico,
7
Enunciado práctica LCEL 2009-2010, Departamento de Ingeniería electrónica, ETSIT, UPM.
•
TAG: Acumulador, detector de portadora, reloj de 4 KHz, oscilador RF y etapa de
potencia.
En la parte digital se utilizará en todo caso lógica CMOS (circuitos de la serie 74HCXXXX). El
subsistema digital se encuentra formado por los siguientes módulos:
•
Interrogador: analizador de señal y comparador.
•
TAG: registro de desplazamiento y modulador del oscilador RF
4 Funcionamiento detallado
A continuación se describirán los módulos en todo el detalle para la construcción del sistema
completo.
4.1 EL INTERROGADOR
Antes de comenzar a describir las partes que componen este sistema queremos aclarar una
serie de cuestiones fundamentales para el correcto desarrollo de la práctica:
1. El interrogador deberá construirse en una o varias placas separadas de la del TAG.
Como criterio general, el diseño debería caber en dos placas de inserción grandes.
2. Este es el único circuito que recibirá alimentación de la fuente del laboratorio. El TAG
no recibirá alimentación, pues deberá obtenerla de la señal que genere el interrogador.
3. Dado que algunos de los circuitos solamente pueden trabajar a ±5 V, pero que para la
alimentación de la bobina necesitamos enviar toda la potencia posible, trabajaremos
con 4 alimentaciones: ±5 V y ±12 V. Más adelante se explicará cómo obtener dichas
alimentaciones a partir de la fuente del laboratorio (apartado 4.4).
4. Se alimentará todo el circuito con ±5 V a excepción del amplificador de potencia que se
alimentará a ±12 V. Los circuitos digitales se alimentarán entre 0 y 5 V y los
operacionales y el multiplexor analógico entre +5 y –5 V.
4.1.1 Oscilador cuadrado de 200 ms de periodo:
Este sistema consta de dos bloques: un generador rectangular de 100 ms de periodo y un
cuadrador (ver Figura 4).
El generador rectangular se realizará con un temporizador NE555 configurado como
multivibrador astable y alimentado entre 0 y 5 V. En la referencia [6] se explica el
funcionamiento del NE555, también puede consultar las hojas de características de este
componente.
Esta señal generada se utilizará como reloj en un flip flop tipo D (74HC74) configurado en
modo “toggle” de la forma que se ve en la figura. De esta manera, en cualquiera de sus salidas
tendremos una señal digital de 200 ms de periodo y con ciclo de trabajo del 50%.
100 100
ms ms
100 ms
NE555
D
Q
Q
Figura 4 Oscilador cuadrado
8
Enunciado práctica LCEL 2009-2010, Departamento de Ingeniería electrónica, ETSIT, UPM.
4.1.2 Oscilador senoidal en puente de Wien:
Este es un oscilador clásico cuyo funcionamiento puede consultar en las referencias [3] y [4].
En este caso estará compuesto por dos etapas (ver Figura 5):
1. El oscilador propiamente dicho con control de amplitud para evitar que se produzca una
salida saturada o distorsionada.
2. Un amplificador posterior de ganancia ajustable (a través de un potenciómetro) que nos
permitirá regular la amplitud de señal en la bobina de salida.
Se recomienda utilizar el integrado TL082 con encapsulado de 8 patillas que incluye dos
amplificadores operacionales en su interior. Esta etapa deberá alimentarse entre +5 y –5 V.
C
R
TL082
R
TL082
C
R3
R2
Pot
R1
1N4148
Ra
Figura 5 Oscilador senoidal y amplificador
4.1.3 Multiplexor analógico:
El multiplexor analógico será el encargado de generar los ciclos de interrogación y respuesta.
Durante el ciclo de interrogación, el circuito debe dejar pasar la onda senoidal hacia la bobina,
mientras que durante el ciclo de respuesta deberá suministrar 0V al circuito de potencia
posterior.
En este caso se recomienda utilizar el circuito integrado 74HC4052 que contiene en su interior
dos multiplexores analógicos de 4 entradas y una salida, con dos entradas de control comunes
a ambos multiplexores. Dicho circuito deberá alimentarse entre +5 y –5 V ya que no soporta
tensiones superiores y se quemaría.
4.1.4 Amplificador y etapa de potencia:
Estas son las únicas dos etapas que alimentaremos entre +12 y –12 V ya que serán las
encargadas de excitar la bobina del interrogador.
Dado que en la etapa correspondiente al oscilador hemos incluido una etapa de ganancia
ajustable mediante un potenciómetro (apartado 4.1.2), en este caso construiremos una primera
etapa amplificadora de ganancia fija que permita amplificar la sinusoide hasta obtener el
máximo valor posible sin distorsionar la señal. El ajuste fino se hará con la etapa ajustable.
Tenga en cuenta para su diseño, que la amplitud final de la señal será el producto de las
ganancias de ambas etapas amplificadoras.
La segunda etapa (etapa de potencia), se encargará de suministrar la corriente suficiente a la
bobina y para ello se construirá un amplificador en clase B con dos transistores
complementarios de potencia, del tipo BD139 y BD136 (ver Figura 6). Esta etapa no puede
9
Enunciado práctica LCEL 2009-2010, Departamento de Ingeniería electrónica, ETSIT, UPM.
funcionar sin conectar una carga en los emisores de los transistores. Si todavía no tiene
construida la bobina, sustitúyala por una resistencia de 100 ohmios, pero no haga
funcionar la etapa sin una carga ya que si no los emisores de los transistores estarían
“al aire”.
Tenga en cuenta que la máxima amplitud de la señal que se obtiene tras el amplificador no
puede alcanzar los ±12 V, ya que el operacional no es capaz de suministrar tensiones a su
salida superiores a unos ±10 V.
Amplif
ajustable
Alimentación
Entre +12 y –12 V
BD139
TL082
MUX
+12 V
BD136
Alimentación
Entre +5 y –5 V
Carga
(bobina)
Rb
Ra
-12 V
Figura 6 Estructura del amplificador de potencia y etapas anteriores
4.1.5 Resumen general del interrogador hasta este punto:
En este momento habremos construido un circuito capaz de generar una señal que será
senoidal de 100 KHz y aproximadamente ±10 V de amplitud durante 100 ms y 0 V durante
otros 100 ms. Las formas de onda que debería ver en el osciloscopio en cada punto deberían
ser las siguientes (ver Figura 7):
100KHz
Oscilador
Puente
Wien
100KHz
Amplif.
ajustable
100 100
ms ms
MUX
Amplif.
fijo
analógico
Etapa
Clase B
Carga
(bobina)
Reloj
T=100 ms
Cuadrador
100 100
ms ms
100 ms
Figura 7 Arquitectura de la parte del interrogador correspondiente a la emisión de señal
4.1.6 Detección de la señal recibida desde el TAG:
Si el TAG se encuentra suficientemente cerca del interrogador, comenzará a emitir su código
de identificación en los ciclos en que la señal generada por el multiplexor es 0. Cuando dicha
señal es 0, los dos transistores que componen la etapa de potencia clase B del interrogador se
10
Enunciado práctica LCEL 2009-2010, Departamento de Ingeniería electrónica, ETSIT, UPM.
encuentran en corte, por lo que la bobina tiene una de sus bornas a masa y la otra en un
estado de alta impedancia. Este es el momento apropiado para recibir el campo generado por
el TAG, que aparecerá en el osciloscopio como una onda de 100 KHz modulada por una
secuencia de pulsos (los bits). Se recomienda configurar el TAG para que emita la secuencia
010101 para poder ver una secuencia alterna de 0s y 1s. La observación de esta señal con el
osciloscopio no es una tarea sencilla. En el anexo I se explica cómo puede utilizar el
osciloscopio para observar los bits de respuesta (ver Figura 8).
Onda de
interrogación
Respuesta
del tag
10101010
Tiempo de
respuesta
del TAG
Figura 8 Respuesta del TAG tal como debería observarse en bornas de la bobina del interrogador
Los bits tendrán una amplitud entre 0,2 y 0,6 V aproximadamente. Para detectarlos
necesitamos primero revisar algunos conceptos de teoría de la señal.
Dado que el reloj del TAG funciona a 4 KHz, el tiempo de cada bit será de 250 µs (4 Kbit/s).
Una señal del tipo 1010101 con la citada tasa binaria tendrá un espectro en frecuencia como el
que se muestra a continuación en la Figura 9.
0
10
0
20
1
30
2
3
40
4
50
5
KHz
6
60
ms
Figura 9 Espectro en frecuencia de una señal binaria con tiempo de bit de 250 µs. Se muestra debajo
la señal en el tiempo correspondiente a la secuencia 10101010
Es decir, se trata de un espectro paso bajo donde puede considerarse que a partir de 40 KHz la
intensidad de las componentes es muy baja y por tanto pueden despreciarse.
Estos bits son modulados en el TAG sobre una portadora de 100 KHz que es la que llega al
interrogador en los ciclos de respuesta. La señal binaria modulada y su espectro en frecuencia
son mostradas en la Figura 10. Como puede verse, han desaparecido las componentes paso
bajo, quedando la señal reducida a un espectro centrado alrededor de la frecuencia de la
portadora por efecto de la modulación.
11
Enunciado práctica LCEL 2009-2010, Departamento de Ingeniería electrónica, ETSIT, UPM.
0
100
2,0
200
2,5
300
3,0
400
KHz
3,5
500
4,0
ms
Figura 10 Espectro en frecuencia de la señal binaria modulada sobre la portadora de 100 KHz.
En la gráfica inferior se muestra la señal en el tiempo.
Para recuperar la señal original a partir de la modulada, es necesario volver a obtener
componentes en banda base. Para ello se realizará primero un rectificado de media onda de la
señal, con lo que el espectro que se obtiene es el que se muestra a continuación en la Figura
11.
0
100
2,0
200
2,5
300
3,0
400
3,5
KHz
500
4,0
ms
Figura 11 Espectro en frecuencia de la señal una vez rectificada. Se puede observar cómo la señal vuelve a adquirir
componentes en banda base. En la gráfica inferior se muestra también la señal en el tiempo.
Por último, debemos filtrar todas las componentes por encima de los 40 KHz, frecuencia a
partir de la cual las consideramos despreciables. Si se utiliza un filtro con un solo polo, algunas
de las componentes de alta frecuencia también pasarán, por lo que la señal recuperada tendrá
flancos exponenciales y un rizado adicional. Tomando un filtro RC se obtienen las señales que
se muestran a continuación en la Figura 12.
12
Enunciado práctica LCEL 2009-2010, Departamento de Ingeniería electrónica, ETSIT, UPM.
0
100
2,0
200
2,5
300
400
3,0
KHz
3,5
500
4,0
ms
Figura 12 Espectro en frecuencia de la señal tras pasar por el filtro RC paso bajo. En la gráfica inferior, correspondiente
a la señal en el tiempo, se ve cómo los bits recuperados tienen flancos exponenciales debido a los tiempos
de carga y descarga del circuito RC.
4.1.7 Demodulador de la señal recibida desde el TAG:
El procesado descrito en el apartado anterior se conoce como demodulación. En nuestro caso,
tal como se ha detallado, vamos a construir un demodulador de amplitud muy sencillo basado
en un rectificador, un filtro, y un comparador (ver Figura 13). El comparador final permitirá
convertir la señal con flancos exponenciales en una señal digital limpia, con lo que se termina
el proceso de recuperación. Entre medias de las dos primeras etapas se ha colocado un
amplificador para aumentar el nivel de la señal. A la salida de dicho amplificador, la señal
aparecerá saturada durante los ciclos de interrogación.
Rectificador
de
precisión
Amplificador
Bits
Respuesta
Filtro
Comparador
Umbral de
detección
BOBINA
INTERROGADOR
De la etapa de
Generación de portadora
Portadora
Interrogación
Señal
Señal
Señal
saturada saturada saturada
Portadora
Interrogación
Bits
Respuesta
Figura 13 Demodulador de la señal recibida
4.1.8 Rectificador de precisión:
El primer elemento necesario para recuperar la señal es un rectificador. En otras condiciones
sería suficiente colocar un diodo en serie con la señal recibida para quedarnos con los
13
Enunciado práctica LCEL 2009-2010, Departamento de Ingeniería electrónica, ETSIT, UPM.
semiciclos positivos. El problema de este esquema es que para que el diodo conduzca es
necesario que la señal recibida supere los 0,6 V (tensión de conducción del diodo), cosa que
no ocurrirá.
Por tanto es necesario recurrir a un rectificador de precisión, circuito construido a partir de un
amplificador operacional que es capaz de rectificar una señal desde 0V. El esquema de dicho
rectificador se muestra en la Figura 14. Para entender su funcionamiento y poder diseñarlo
adecuadamente se recomienda consultar las referencias [4] o [5].
Se recomienda añadir un amplificador a continuación del rectificador de precisión para
aumentar el nivel de señal a la vez que se aísla eléctricamente el rectificador del filtro posterior.
TL082
TL082
1N4148
Rb
R
Ra
Figura 14 Rectificador de precisión de media onda y amplificador posterior.
4.1.9 Filtro (detector):
El filtro será el elemento encargado de recuperar la señal. Se trata de un filtro paso bajo de
primer orden del tipo RC donde la constante de tiempo deberá ser elegida para eliminar las
componentes de alta frecuencia no deseadas y quedarse con la señal en banda base. Tenga
en cuenta que valores muy bajos de dicha constante de tiempo harán que el rizado sea muy
grande, mientras que valores muy altos harán que las caidas exponenciales sean tan largas en
el tiempo que no pueda distinguirse un bit de otro. En la Figura 15 se muestran dos ejemplos
extremos con constantes de tiempo muy pequeña y muy grande respectivamente. El valor
correcto es el que permite obtener una señal como la de la Figura 12.
2,0
2,5
3,0
3,5
4,0
ms
2,0
2,5
3,0
3,5
4,0
ms
Figura 15 Señales obtenidas con constantes de tiempo incorrectas del filtro RC. En la gráfica superior
la constante es demasiado pequeña. En la inferior es demasiado grande.
14
Enunciado práctica LCEL 2009-2010, Departamento de Ingeniería electrónica, ETSIT, UPM.
4.1.10 Comparador:
El comparador nos permite obtener una señal digital a partir de la señal obtenida tras el filtro
paso bajo. Es la etapa que separa físicamente la parte analógica de la digital.
Generalmente la señal que se obtiene tras el filtro no tiene amplitud suficiente para ser utilizada
en un circuito digital. Además, los flancos exponenciales no son apropiados para la aplicación
que se propone en esta práctica. Es necesario convertir estos bits en una señal digital
cuadrada.
Para ello vamos a utilizar un comparador del tipo LM311. Este circuito actúa como un
operacional en bucle abierto. Es decir, cuando la tensión en V+ supera a la tensión en Ventrega +Vcc a la salida. Cuando sucede lo contrario entrega 0V. Es imprescindible colocar
una resistencia de aproximadamente 4,7K entre Vcc y la salida del LM311 para que
funcione correctamente.
Se seleccionará una tensión umbral como la que se ve dibujada en el centro en la Figura 16. El
comparador convertirá entonces la señal con flancos exponenciales en una señal digital
idéntica a la original transmitida por el TAG (cuadrada en la figura). La tensión umbral puede
obtenerla con un potenciómetro conectado entre Vcc y masa.
+5 V
LM311
R
Señal
8
umbral
4
1
2,0
-5 V
2,5
3,0
3,5
4,0
ms
Figura 16. Comparador y esquema del proceso de comparación
4.1.11 Extracción de la señal de respuesta:
Tras la demodulación, tendremos una señal donde aparecen los bits correspondientes a la
respuesta del TAG, pero también aparecerá un valor digital 1 en los intervalos de interrogación,
debido a que en bornas de la bobina hay una señal de 100 KHz muy intensa. El demodulador
no puede distinguir si se trata de señal de respuesta o de interrogación y por eso también
generará un 1 lógico (vea Figura 17).
Tiempo de respuesta
del TAG (500 µs)
Bit de inicio (1) + 6 bits
250 µs por bit
Ciclo de interrogación
(100 ms)
Ciclo de respuesta
(100 ms)
Figura 17 Señal digital obtenida tras la demodulación, a la salida del comparador
Es por tanto necesario separar la señal correspondiente a la respuesta del TAG de la señal
correspondiente a la interrogación, que no contiene ninguna información y complica el
funcionamiento de las etapas posteriores.
15
Enunciado práctica LCEL 2009-2010, Departamento de Ingeniería electrónica, ETSIT, UPM.
Para extraer la señal de respuesta contamos con la señal digital cuadrada de periodo 200 ms
que generamos al principio para controlar el multiplexor analógico (salida del flip flop tipo D,
apartado 4.1.1). Dicha señal tendrá un valor lógico durante los tiempos de interrogación y el
valor contrario en los de respuesta. No obstante, esta señal no puede utilizarse directamente,
ya que parte de la señal de interrogación podría pasar, debido a los retardos introducidos en el
proceso de demodulación,.
Por eso, es necesario retrasar dicha señal cuadrada de control para poder utilizarla para
extraer la señal de respuesta. Un posible circuito para retrasar esta señal y utilizarla
posteriormente en la extracción de la respuesta se muestra a continuación en la Figura 18.
Fíjese que para retardar una señal A hace falta partir de su negada. Afortunadamente, en
nuestro caso, al tratarse de la salida de un flip flop tipo D tenemos la posibilidad de acceder a
las salidas Q y QN.
El valor del retardo deberá calcularse en función del tiempo de respuesta del TAG (vea
apartado 4.2.2 y Figura 23).
74HC14
R
B
A
A
retardo
AR
B
C
τ=RC condiciona el tiempo de retardo
Tensión de conmutación
del inversor 74HC14
AR
Figura 18 Circuito para retardar una señal digital. A es la señal original y AR la señal retardada.
Una vez retardada la señal cuadrada de control del multiplexor, se puede utilizar para extraer la
señal de respuesta empleando puertas AND. El cronograma de esta idea se muestra en la
Figura 19.
Interrogación
Respuesta
Interrogación
Respuesta
Interrogación
Respuesta
D
A
AR
A·AR
S=D·A·AR
Figura 19 Cronograma de extracción de la señal de respuesta (S) a partir de la señal obtenida a la salida del comparador (D) y la
señal generada por el flip flop que controla el multiplexor (A)
La señal etiquetada como D es la que aparece en la salida del comparador, la señal etiquetada
como A es la salida del flip flop que controla el multiplexor analógico. Como resultado de esta
operación obtendremos la señal S que, como se puede ver, está compuesta únicamente por
los bits recibidos desde el TAG.
16
Enunciado práctica LCEL 2009-2010, Departamento de Ingeniería electrónica, ETSIT, UPM.
4.1.12 Captura y análisis de la señal de respuesta:
Una vez que tenemos la señal S, que está formada por los bits en serie, hay que capturarlos
para poder compararlos con los programados en los microinterruptores del interrogador.
Los bits recibidos en serie deben ser capturados en un registro de desplazamiento con entrada
serie y salida paralelo del tipo 74HC164. A continuación, y una vez que se han recibido todos,
debemos capturar toda la trama (bit de inicio=1 + 6 bits de código) en un registro del tipo
74HC273. Una vez que estos bits están estables en el registro, podemos compararlos con los
programados en los microinterruptores con un comparador del tipo 74HC688. Si son iguales,
entonces se producirá un flanco de bajada en la salida del comparador que puede ser
aprovechado para disparar un monoestable del tipo 74HC123 durante 2 seg, encendiendo un
LED. No cargue el LED directamente a la salida del monoestable, coloque siempre una
resistencia en serie para evitar quemar el integrado. Vea la Figura 20 para más detalles.
Microinterruptores
(Código de 6 bits)
74HC688
P=Q
74HC123
(monostable)
R
Código
Recibido
6 bits
EN
2 seg
74HC273
Bit 7
DAT
Respuesta
TAG (S)
CP
74HC164
MR
MR
FIN
Figura 20 Esquema de la captura y análisis final de la señal recibida desde el TAG
4.1.13 Sincronización del sistema:
El esquema de sincronización necesario para que la respuesta del TAG se capture
adecuadamente se resume en los siguientes pasos:
•
Mientras la señal S sea 0 significa que no están llegando datos. Por lo tanto el registro
de desplazamiento deberá estár poniéndose a 0 mediante la señal MR (Master Reset),
activa a nivel bajo.
•
Cuando en S aparece un 1 es porque se trata del bit de inicio de una trama. En este
caso la señal MR deberá desactivarse y se enviará un flanco de subida a la señal CP
para que el registro de desplazamiento capture dicho 1.
•
A continuación deberán generarse flancos sucesivos de subida en la señal CP para
que se vayan capturando los distintos bits que llegan por la línea S.
•
Cuando el 1 inicial llega a la posición 7, se han capturado ya los 6 bits de datos, por
tanto dicho bit 7 del registro de desplazamiento puede ser utilizado como señal de FIN.
En este momento deberá generarse un flanco de subida en la señal EN que carga la
trama completa en el registro 74HC273.
Para llevar a cabo esta sicronización se realizará una máquina de estados cuyas entradas
serán: la señal S y la señal FIN, y cuyas salidas serán: la señal MR (activa a nivel bajo), la
señal CP y la señal EN. Es obligatorio diseñar y contruir dicha máquina de estados. Dicha
máquina de estados deberá funcionar con un reloj de 8 KHz, doble de la frecuencia de bit
emitida por el TAG. De esta manera nos aseguramos de capturar el bit en la parte más estable
17
Enunciado práctica LCEL 2009-2010, Departamento de Ingeniería electrónica, ETSIT, UPM.
del mismo, lejos de los flancos. El cronograma de dicha máquina y el diagrama de estados se
muestran en la Figura 21. Utilice la codificación de estados que se indica en la figura.
Reloj
TAG
(4 KHz)
1
Señal S (datos)
DATO1
DATO2
DATO3
DATO4
DATO5
DATO6
0
Reloj
autómata
(8 KHz)
MR
CP
FIN
ESTADO 00
00
01
10
01
10
01
10
01
10
01
10
01
10
01
10
11
00
EN
1X
XX
0X
ESPERA
000
00
BIT
CAPTURA
110
10
DATO
100
01
S, FIN
MR,CP,EN
X0
X1
XX
DATO
CAPTURA
101
11
ESTADO
LEYENDA
Figura 21 Cronograma y diagrama de estados de la máquina que permite capturar la señal emitida por el TAG
NOTA: El reloj de 8 KHz será realizado con un NE555. Se recomienda pasar la salida de dicho
reloj por un inversor o bien por una puerta AND u OR con las entradas cortocircuitadas, de tal
forma que actúen como buffer, antes de conectarlo a las entradas de reloj de los biestables. Se
recomienda asimismo usar flip flops tipo D (74HC74) para el diseño del autómata.
4.1.14 Visualización hacia el usuario:
Cuando la señal recibida coincide con la que está previamente programada en los
microinterruptores, el comparador genera un flanco de bajada en su salida P=Q (activa a nivel
bajo). Este flanco debe utilizarse para generar un pulso de 2 seg. de duración que iluminará un
LED durante este tiempo. Emplee para ello el monoestable 74HC123.
Hay una cosa más que tener en cuenta. En el caso de que se reciba un código correcto y a
continuación otro código correcto, dado que el registro tiene ya almacenado el primero de ellos,
la llegada del segundo no producirá un flanco de bajada en la salida del comparador. Por tanto,
es necesario poner a 0 el registro (74HC273) al principio de cada ciclo de interrogación. El
registro tiene una entrada de MR (puesta a 0) que puede ser activada con la señal cuadrada
que controla el multiplexor analógico.
Consulte el anexo II para los detalles acerca del empleo de microinterruptores.
18
00
Enunciado práctica LCEL 2009-2010, Departamento de Ingeniería electrónica, ETSIT, UPM.
4.2 EL TAG
El desarrollo del TAG es mucho más sencillo que el del interrogador. Aun así, deberán ser
tenidas en cuenta algunas cosas antes de abordar su diseño.
1. El TAG deberá construirse en una placa separada de la del interrogador. Debería caber
en una placa pequeña.
2. Dicha placa no recibirá alimentación ninguna, deberá extraerla de la señal transmitida
desde el interrogador.
3. Se emplearán siempre circuitos CMOS de la serie 74HCXXXX y osciladores NE555.
No utilice otros integrados porque las tolerancias en la alimentación son muy críticas.
4. Se recomienda utilizar además un integrado con 4 puertas NAND 74HC00 que le
servirá como inversor y para otras aplicaciones dentro del circuito.
Los bloques que componen esta parte de la práctica son los siguientes:
4.2.1 Acumulador de energía:
Se trata básicamente de un rectificador de media onda y un filtro compuesto por un
condensador de un valor relativamente grande. Deberá diseñarse para que en los ciclos en los
que no llega señal desde el interrogador se mantenga una tensión de al menos 3 V mientras se
transmite el código (tenga en cuenta que los circuitos digitales no funcionan con tensiones
menores a 3 V). El esquema se muestra en la Figura 22.
Bobina
del TAG
1N4004
I
Amplitud ~9 V
Mínimo 3V
C
Figura 22 Esquema del acumulador de energía. En rojo se muestra la onda que aparece en bornas de la bobina (amplitud ~9V),
mientras que en negro se muestra la salida de este circuito.
Se recomienda comenzar utilizando un valor grande (~1000 µF) para las pruebas iniciales. Una
vez que el TAG esté funcionando, puede probar valores menores para tratar de hacer funcionar
el circuito con el mínimo valor de condensador posible.
La salida de este circuito será utilizada como alimentación de la circuitería del TAG. Para que
todo funcione correctamente el valor obtenido a la salida deberá ser siempre superior a 3 V
en las condiciones de máximo acoplo entre las bobinas del interrogador y el TAG.
4.2.2 Detector de portadora:
Se trata también de un rectificador de media onda y un filtro compuesto por un condensador y
una resistencia en paralelo (Figura 23). La constante de tiempo de dicho filtro será mucho más
pequeña que la del acumulador de energía, y determinará el tiempo de respuesta del TAG, es
decir, el tiempo transcurrido entre el final de la onda de interrogación y el comienzo de la
respuesta del TAG.
19
Enunciado práctica LCEL 2009-2010, Departamento de Ingeniería electrónica, ETSIT, UPM.
Bobina
del TAG
1N4148
Tensión de conmutación
de las puertas
C
R
Tiempo de respuesta del TAG
Figura 23 Esquema del detector de portadora. La cola final de descarga define el tiempo de respuesta del TAG.
Tenga en cuenta que esta señal será utilizada para iniciar el desplazamiento de los bits en el
registro de desplazamiento paralelo/serie del TAG (74HC165). Este último tiene una entrada
llamada PL, activa a nivel bajo, que permite cargar datos en paralelo a través de los
microinterruptores o bien desplazarlos síncronamente con una señal de reloj. La señal del
detector de portadora deberá ser por tanto invertida previamente, para lo cual puede utilizar
una de las puertas NAND del 74HC00.
Mientras se está recibiendo señal de interrogación, el valor del detector de portadora es un 1
lógico. Cuando se pasa al ciclo de respuesta, dicho valor pasará a 0 una vez transcurrido el
tiempo de descarga suficiente que será el tiempo de respuesta del TAG definido
anteriormente. Para un funcionamiento razonable se recomienda un tiempo de respuesta de
500 µs.
4.2.3 Reloj de bits y registro de desplazamiento:
Esta es la parte del TAG que genera la trama que contiene el código de 6 bits que será
transmitido. Dicha trama consiste en un primer bit que será siempre 1 (bit de arranque o
de inicio) y 6 bits de datos que podrán ser configurados mediante unos
microinterruptores.
El reloj para el desplazamiento de los bits se generará a partir de un oscilador NE555 y tendrá
una frecuencia de 4 KHz (el ciclo de trabajo deberá estar entre el 60 y el 70%). Se recomienda
pasar la señal por una de las puertas NAND antes de introducirla en la entrada de reloj del
registro de desplazamiento para amplificarla. Este último será del tipo 74HC165, de entrada
paralelo y salida serie. El esquema general de esta etapa se presenta a continuación en la
Figura 24. Tenga en cuenta que, tras la transmisión de la trama, se debe transmitir “0” (ver
Figura 21).
Vcc
Del detector
de portadora
R1
8
4
555
R2
7
6
2
Salida serie
PL
74HC165
3
1
C
74HC00
microinterruptores
Figura 24 Esquema del reloj de bits del TAG y del registro de desplazamiento
4.2.4 Generador de RF y modulador:
En este caso, vamos a utilizar una portadora rectangular, que es mucho más sencilla de
generar en un entorno de alimentación no estable como la que posee este circuito.
Se trata de otro oscilador realizado con un 555 para trabajar a 100 KHz con un ciclo de trabajo
entre el 60 y el 70%. La modulación se realizará aprovechando el integrado 74HC00, haciendo
el NAND lógico entre esta señal y la suministrada a la salida del registro de desplazamiento
(modulación ASK).
De esta forma, a la salida de dicha puerta NAND aparecerán los bits transmitidos, modulando a
una portadora rectangular de 100 KHz. En la Figura 25 se muestra el esquema de esta etapa:
20
Enunciado práctica LCEL 2009-2010, Departamento de Ingeniería electrónica, ETSIT, UPM.
Vcc
R1
R2
C
Portadora
100 KHz
8
4
7
555
6
2
1
3
74HC00
Salida serie
del 74HC165
Figura 25 Esquema del oscilador RF y del modulador en el TAG
4.2.5 Etapa de potencia:
En este caso, como tenemos alimentación asimétrica tenemos que optar por un amplificador de
potencia con un solo transistor NPN del tipo BD139. La señal se realimentará hacia la bobina
otra vez a través de una resistencia. (véase Figura 26).
Vcc
BD139
R
Bobina
TAG
Figura 26 Etapa final de potencia en el TAG
En este caso se recomienda utilizar una resistencia R = 330 ohms para las pruebas. Una vez
que el circuito funcione adecuadamente, puede tratar de reducir el valor de R hasta alcanzar el
mínimo valor que mantiene el funcionamiento correcto. Tenga en cuenta que valores muy
grandes de R tienden a reducir el valor de señal enviada hacia el interrogador, mientras que
valores muy pequeños pueden inducir a que el acumulador de energía se descargue
demasiado rápido no dando tiempo a que se transmita el código completo.
4.3 LA BOBINA
4.3.1 Construcción:
La bobina es una parte fundamental de este diseño. Por tanto debe ser construida con
precisión para que el acoplo entre el interrogador y el TAG sea suficientemente bueno.
Se utilizará hilo de cobre barnizado de 0,4 mm de diámetro, AWG 26. Para las formas
sobre las que se bobinará el hilo necesitará dos cilindros huecos que encajen uno dentro de
otro y se queden bastante cerca.
Lo más recomendable es utilizar un cilindro de cartón de los que sirven de núcleo en el papel
de cocina y un cilindro de cartón de los que sirven de núcleo en el papel higiénico. Dichos
cilindros encajan uno dentro de otro con muy poca distancia de separación entre ellos.
Será necesario bobinar entre 60 y 80 espiras de cable muy juntas entre sí pero sin montar unas
encima de otras. Tenga en cuenta que, al estar barnizado el hilo de cobre, no hay problema por
que se toquen las espiras, ya que no hay contacto eléctrico. En la Figura 27 se muestra la
forma más adecuada de realizar el bobinado.
21
Enunciado práctica LCEL 2009-2010, Departamento de Ingeniería electrónica, ETSIT, UPM.
5 cm
Paso 1: Pasar el hilo por dentro del cilindro y pegar el extremo con un trozo de cinta aislante. Dejar un
trozo de unos 5 cm en el exterior
Paso 2: Doblar el hilo por la parte superior del
cilindro. Pasarlo por la cara exterior, doblarlo en
ángulo de 90 grados y sujetarlo con otro trozo de
cinta
Paso 4: Doblar nuevamente el
hilo a 90 grados. Doblarlo
seguidamente hacia la cara
interior del cilindro y pasarlo por
ella. Cortar el sobrante dejando
otros 5 cm en el exterior.
Paso 3: Bobinar tantas vueltas como sean necesarias
juntando bien el hilo en cada una. No debe quedar
separación entre espiras.
5 cm
Paso 4: Fijar el extremo cortado
con otro trozo de cinta por el
interior del cilindro
Figura 27 Construcción de las bobinas necesarias para esta práctica
A continuación deberá soldar un trozo de cable al extremo de cada hilo que sale de la bobina
porque al estar barnizados no harían contacto con la placa de inserción. Para ello, elimine el
barniz utilizando una cuchilla o un cutter, raspando el extremo del mismo. Después, con un
soldador, suelde un trozo de cable rígido en el extremo y ya estará lista para ser utilizada.
Se recomienda además, trenzar los cables rígidos una vez hayan sido soldados, para darle
rigidez al sistema a la vez que se evitan interferencias en la emisión y detección.
22
Enunciado práctica LCEL 2009-2010, Departamento de Ingeniería electrónica, ETSIT, UPM.
4.3.2 Pruebas y medidas sobre la bobina:
La primera prueba fundamental consiste en comprobar el acoplamiento entre las dos bobinas.
Para ello inyecte una señal senoidal de 10 Vp de amplitud y 100 KHz de frecuencia en una de
ellas y conecte el osciloscopio en la otra.
Al introducir una bobina dentro de la otra, deberá conseguir ver en el osciloscopio una señal
senoidal de por lo menos 9 V de amplitud.
Si la señal obtenida tiene una amplitud menor deberá repetir la construcción de la bobina,
utilizar formas de cartón más próximas entre sí o revisar las soldaduras. No utilice bobinas
con factores de acoplamiento menores porque la práctica puede no funcionar bien.
Cuando consiga el acoplo entre ellas, deberá medir la inductancia de cada una por separado.
Para ello, realice el siguiente montaje:
R
Vin
Vout
Bobina
Introduzca una señal senoidal de 100 KHz en Vin y mida Vin y Vout. Deduzca a partir de la
expresión teórica del comportamiento de la bobina cuál es el valor de la inductancia (L). El
valor de R deberá elegirse adecuadamente para poder realizar las medidas con precisión. Es
decir que el valor de Vout y Vin sean claramente distinguibles (Vout < 0,75·Vin).
Vout = Vin ⋅
jwL
R + jwL
Vout
=
Vin
wL
R 2 + w 2 L2
4.4 ALIMENTACIÓN DEL CIRCUITO
La alimentación del circuito es fundamental. Se utilizará la fuente del laboratorio a +12 y –12
V para alimentar al interrogador y se utilizarán condensadores de desacoplo para reducir
el ruido que pueda producirse en los circuitos de conmutación. Estos condensadores
son fundamentales para el correcto funcionamiento de la práctica. Se utilizarán 3 en
cada una de las alimentaciones: 100 µF, 100 nF y 100 pF para cada uno de los intervalos
de frecuencia (bajas, medias y altas respectivamente).
Para obtener las alimentaciones de +5 y –5 V necesarias, se emplearán los circuitos integrados
reguladores de tensión 7805 y 7905 respectivamente para +5 y –5 V. A la salida de estos
integrados se colocarán también condensadores de desacoplo.
Es importante también distribuir la línea de masa a lo largo de varios puntos del circuito desde
la borna de la placa de inserción. Esto estabiliza la masa haciendo que desaparezcan ruidos.
Observe la Figura 28 para hacerse una idea de cómo se puede distribuir la alimentación en la
placa de inserción. Evidentemente deberá incluir los condensadores de desacoplo que no se
han dibujado por no cargar demasiado la figura. En cuanto a este tema puede consultar la
referencia [6].
23
Enunciado práctica LCEL 2009-2010, Departamento de Ingeniería electrónica, ETSIT, UPM.
7805
+12V
+5V (salida)
100 µF
100 nF 100 pF
100 µF
100 nF 100 pF
100 µF
100 nF 100 pF
100 µF
100 nF 100 pF
-12V
-5V (salida)
7905
GND
7805
-12V
7905
+12V
+5
-5
Figura 28 Obtención de las alimentaciones, el filtrado mediante condensadores de desacoplo se ha omitido para no complicar
demasiado la figura
24
Enunciado práctica LCEL 2009-2010, Departamento de Ingeniería electrónica, ETSIT, UPM.
5
Especificaciones del sistema
El sistema que se diseñe deberá cumplir las siguientes especificaciones:
1. Alimentación de +12 y –12 V. Se filtrará adecuadamente utilizando condensadores de
desacoplo. A partir de dicha alimentación se obtendrán las alimentaciones de +5 y –5
empleando los integrados 7805 y 7905. Tras estos componentes se colocarán también
condensadores de desacoplo. (Ver apartado 4.4)
2. Solamente se alimentarán a +12 y –12 las etapas descritas en el apartado 4.1.4 de
este enunciado. El resto del interrogador será alimentado entre 0 y 5 o +5 y –5 según
se necesite.
3. El TAG no llevará alimentación externa. Deberá alimentarse de la señal proporcionada
por el interrogador.
4. Frecuencia de portadoras: 100 KHz
5. El TAG deberá transmitir 1 bit de inicio (siempre a 1) y 6 bits de código seleccionable
mediante microinterruptores.
6. El reloj de transmisión del TAG será de 4 KHz.
7. El reloj del autómata de recepción en el interrogador será de 8 KHz.
8. El tiempo de respuesta del TAG estará entre 400 y 600 µs
9. El interrogador deberá capturar el código transmitido mediante un autómata secuencial
síncrono.
10. El interrogador deberá comparar el código recibido con otro código seleccionable
mediante microinterruptores en el propio interrogador. Si son iguales, deberá
encenderse un LED durante 2 segundos.
11. Se utilizará exclusivamente lógica CMOS tipo 74HCXXXX
12. Será suficiente con entregar la práctica montada sobre placa de inserción. No obstante
recuerde que el TAG y el interrogador deberán estar físicamente separados en placas
distintas.
25
Enunciado práctica LCEL 2009-2010, Departamento de Ingeniería electrónica, ETSIT, UPM.
6 Memoria final
La memoria que se entregue al final deberá contener como mínimo las siguientes medidas y
datos:
1. Una portada indicando: nombre de la asignatura, título de la Práctica, nombre completo
de los autores y código correspondiente (día de la semana, número de turno y puesto).
2. Diseño detallado y razonado de cada una de las etapas que integran el diseño,
explicando las razones de la elección de los valores de los componentes utilizados.
3. Medida de la inductancia de cada bobina por separado
4. Medida del acoplo entre bobinas: valor de tensión introducido y valor de tensión
obtenido en la otra bobina cuando se da la condición de máximo acoplo.
5. Medida del tiempo de respuesta del TAG
6. Esquema eléctrico completo de ambos circuitos (interrogador
independientemente de que se hayan ido explicando por etapas.
y
TAG),
Las versiones en formato electrónico de los documentos generados (memoria,
simulaciones, etc.) deberán entregarse a través del portal de la asignatura.
Documente sus diseños, cálculos, justificaciones, esquemas, medidas, observaciones,
dificultades, etc., a medida que los realiza, semana por semana, módulo a módulo. De
este modo le será sencillo componer finalmente la memoria.
26
Enunciado práctica LCEL 2009-2010, Departamento de Ingeniería electrónica, ETSIT, UPM.
7
Posibles mejoras
En los apartados precedentes se ha hecho una descripción bastante detallada de los
subsistemas a diseñar, así como de alguno de los esquemas circuitales utilizables. Salvo que
se haya indicado lo contrario, lo descrito corresponde a las especificaciones mínimas que
deberá cumplir el diseño realizado (la Práctica Básica), y constituirá el requisito mínimo para
aprobar la asignatura.
Por otro lado, la puntuación máxima alcanzable con la Práctica Básica es de 8 puntos,
partiendo de la base de que el funcionamiento es correcto y de que se han comprendido los
fundamentos teórico-prácticos de todo ello, lo que será verificado a través de la memoria y el
examen oral a realizar.
Para incrementar la calificación puede abordarse alguna realización opcional, como las que se
plantean a continuación o cualquier otra que se le ocurra (consulte con un profesor). En todo
caso, no se trata de multiplicar innecesariamente el número de circuitos integrados en su
prototipo, ni de replicar módulos idénticos.
Recomendamos encarecidamente a los alumnos que antes de abordar cualquier mejora hagan
un estudio pormenorizado de las implicaciones de la misma. Tómense el tiempo necesario en
la fase de diseño y no ataquen el montaje de forma impulsiva. Una mejora en apariencia
sencilla puede volverse sumamente engorrosa, bien debido al número de pastillas a
interconectar o por incluir detalles y complicaciones no suficientemente previstos.
Dicho esto, se proponen a continuación algunas mejoras que se pueden realizar:
7.1 Portadoras de interrogación y respuesta diferentes (dificultad alta)
Es posible diseñar el sistema para que la portadora de interrogación tenga una frecuencia
diferente a la de la portadora de respuesta por parte del tag. En este caso, la separación de
ambas señales en la bobina del interrogador deberá hacerse con un filtro, en lugar de utilizar
las señales retrasadas descritas en el apartado 4.1.11.
Tenga en cuenta que no puede separar las portadoras mucho porque las bobinas dejan de ser
eficientes a bajas frecuencias (menores de 80 KHz) y a altas frecuencias (por encima de 400
KHz), aunque esto es algo que deberá verificar antes de abordar esta mejora.
En este caso, la separación de la señal de respuesta se hará intercalando un filtro antes del
rectificador de precisión. Este filtro deberá tener un número de polos suficiente como para
extraer la portadora del tag y rechazar la del interrogador, de tal manera que a la salida del
comparador no existan trazas de señal de interrogación. En este caso no hace falta realizar la
extracción descrita en 4.1.11.
Se recomienda utilizar varios filtros de 2 polos de tipo Sallen Key en cadena, cuyo diseño se
puede encontrar en la referencia [4] o [5].
7.2 Sintonía de la bobina del tag (dificultad baja)
En lugar de utilizar solamente una bobina como elemento de recepción en el TAG, se puede
utilizar un circuito tanque sintonizado de tipo LC paralelo compuesto por la propia bobina y un
condensador en paralelo. Cuando la bobina y el condensador están en resonancia a la
frecuencia de trabajo (100 KHz), la señal recibida será mucho mayor.
En general, el cálculo de la resonancia de un circuito LC paralelo es una tarea sencilla, puesto
que se cumple:
fr =
1
2π L ⋅ C
27
Enunciado práctica LCEL 2009-2010, Departamento de Ingeniería electrónica, ETSIT, UPM.
Sin embargo, en este caso, debido a la inductancia mutua entre ambas bobinas, el valor de L
no será directamente el que se midió por separado. Es decir, que se puede obtener una
primera estimación para el valor de C, pero en la práctica deberá probar diferentes valores de
C hasta encontrar el que permite obtener un máximo en la señal recibida en el TAG.
Esta mejora solamente será válida si se justifica debidamente su diseño y si, con el circuito
sintonizado, la señal recibida tiene una amplitud mayor de 1,3 veces la señal original sin el
circuito sintonizado.
7.3 Utilización de displays de 7 segmentos para visualizar el código recibido (dificultad
media).
Con el objeto de visualizar el código que está llegando desde el TAG, se puede realizar un
circuito que presente dicho código como un número decimal sobre dos displays de 7
segmentos. Tenga en cuenta que el código transmitido tiene 6 bits y que por tanto los valores
decimales irán desde 0 a 63. Para realizar el diseño puede utilizar el integrado 74185,
conversor binario a BCD.
Dado que las mejoras son adicionales a la práctica básica, la realización de esta mejora no
excluye de la necesidad del comparador y el monoestable.
7.4 Empleo de un teclado para la selección del código en el interrogador (dificultad alta).
El código seleccionado en el interrogador, el cual es comparado con el que llega desde el TAG,
se selecciona por medio de microinterruptores. Es posible utilizar dos pulsadores que permitan
seleccionar dicho código mediante pulsaciones consecutivas. Uno de ellos permitirá
incrementar la cifra, mientras que el otro permitira decrementarla. Para visualizar el valor que
se está seleccionando se deberán de emplear 2 displays de 7 segmentos en un esquema
similar al de la mejora anterior (apartado 7.3), pero para visualizar el código seleccionado en
lugar del código recibido. Se recomienda en este caso utilizar contadores UP/DOWN con
posibilidad de contar en ambos sentidos.
En este caso deberán emplearse circuitos antirrebotes en los pulsadores (consultar referencia
[6])
7.5 Empleo de una frecuencia de sobremuestreo superior a 8 KHz (1 PUNTO).
En esta práctica los bits se transmiten con una tasa binaria de 4 Kbits/s. El interrogador
muestrea la línea con una frecuencia doble (8 KHz) para asegurarse de que captura los bits en
una zona estable. Esta técnica se conoce como sobremuestreo.
Es posible realizar un muestreo de la señal recibida con una frecuencia superior a 8 KHz. De
esta forma la captura de los bits es todavía más segura. Para ello deberá diseñar un autómata
que trabaje a una frecuencia múltiplo de la tasa binaria superior a 2 (12 KHz, 16 KHz, etc...).
Esto implica un mayor número de estados, una mayor dificultad de diseño y una complicación
adicional en el montaje del circuito.
7.6 Uso de esquemas circuitales alternativos a los propuestos
Se valorará positivamente la inclusión de circuitos distintos a los propuestos, siempre que:
•
•
Impliquen una mayor dificultad o una novedad interesante
No se limiten a duplicar subsistemas ya construidos
DIFICULTAD: en función del esquema alternativo, atendiendo tanto a la complejidad
conceptual como de implementación.
28
Enunciado práctica LCEL 2009-2010, Departamento de Ingeniería electrónica, ETSIT, UPM.
7.7 Implementación en circuitos programables (dificultad alta)
La Práctica Básica asume el montaje de los circuitos haciendo uso de integrados MSI (Medium
Scale Integration), de modo que se valorará positivamente la realización del diseño utilizando
otro tipo de tecnología, como cualquiera de las familias de dispositivos programables
disponibles en el mercado, tanto analógicos como digitales (CPLDs, FPGAs, etc.), con el
objetivo de minimizar el tamaño del circuito final y adquirir conocimientos en el empleo de
nuevas tecnologías.
Para ello, los alumnos interesados deberán contar con herramientas software adecuadas
(muchas de ellas disponibles de forma gratuita y accesibles a través de Internet), así como
consultar con el coordinador de la asignatura la disponibilidad del programador correspondiente
para el integrado a utilizar, caso de ser necesario.
No se considera aquí ningún tipo de microprocesador o microcontrolador, que serán materia de
una asignatura posterior.
7.8 Simulación con PSPICE (1 PUNTO) (dificultad alta)
En este curso se propone una mejora puntuada consistente en la realización mediante el
programa PSPICE de diversas simulaciones del montaje, de forma similar a como se llevaría a
cabo durante un diseño realista en un entorno profesional.
Para obtener la puntuación indicada será necesario incluir lo siguiente:
Simulaciones temporales (análisis transitorio) del circuito, que incluya los siguientes elementos:
oscilador en puente de Wien, multiplexor analógico y etapa de potencia (Apartados 4.1.2, 4.1.3
y 4.1.4) y demodulador con una señal de 6 bits, compuesto por el rectificador de precisión
(4.1.8), filtro (4.1.9) y comparador (4.1.10). Para mayor sencillez en la simulación, sustituya el
oscilador cuadrado que controla el multiplexor analógico por un generador de onda cuadrada
En la memoria será necesario incluir los diagramas esquemáticos utilizados, así como las
gráficas de las simulaciones obtenidas, discutiendo la adecuación de dichos resultados a las
previsiones teóricas y a las medidas experimentales.
Los ordenadores del Laboratorio disponen del software necesario para realizar las
simulaciones descritas anteriormente.
7.9 Montaje en PCB (1,5 PUNTOS) (dificultad muy alta)
En la Práctica Básica se exige el montaje, como requisito mínimo, en placa de inserción, de
modo que se valorará positivamente la construcción de los prototipos en placa de circuito
impreso. En este caso, considere la utilización de zócalos para facilitar el cambio de integrados.
Para que esta mejora se considere válida bastará con presentar dos circuitos PCB distintos: el
TAG y el interrogador. Será imprescindible presentar igualmente el prototipo previo (placa de
inserción), como también los documentos generados durante el empleo de las herramientas
software necesarias para el diseño.
7.10 Lectura de un TAG comercial (dificultad alta)
En lugar de construir el TAG que se especifica en este enunciado, se puede utilizar un TAG
comercial. En este caso será necesario leer la información que contiene y almacenarla en un
dispositivo externo. Consulte al coordinador si tiene interés en esta mejora.
29
Enunciado práctica LCEL 2009-2010, Departamento de Ingeniería electrónica, ETSIT, UPM.
8 Desarrollo recomendado
Este apartado constituye una guía para la realización de la Práctica, si bien la planificación real
puede diferir puesto que es difícil tener en cuenta todos los contratiempos posibles. Sirva de
ayuda para que cada grupo pueda organizar el tiempo de acuerdo a su situación particular.
Desde el comienzo, realice todas las tareas sobre el prototipo con el máximo cuidado. Por
ejemplo, montaje de la alimentación, emplazamiento de los componentes, pelado y conexión
de los cables, etc. Aunque al principio parezca que todo es manejable, a medida que el
montaje crece perderá el control sobre el mismo si empiezan a aparecer incertidumbres en la
fiabilidad de las conexiones, falta de espacio para nuevos circuitos, amontonamiento de
componentes que dificultan el empleo de las sondas del osciloscopio, etc.
Tenga en cuenta que el laboratorio debería servirle para medir y buscar y solucionar
problemas, no para montar circuitos. Se recomienda realizar el montaje de circuitos fuera de
las horas de laboratorio.
Esta última recomendación es especialmente importante en el caso de la bobina. Tráigala
bobinada de casa y no utilice las horas de laboratorio para eso. Es algo en lo que se pierde
mucho tiempo.
Se recomienda entonces, seguir la siguiente distribución del trabajo en semanas:
8.1 Semana 1 - INTERROGADOR
•
•
•
•
•
Familiarización con los instrumentos del laboratorio
Distribución de las alimentaciones de ±12 y ±5 V.
Montaje de los reguladores 7805 y 7905
Instalación de los condensadores de desacoplo
Oscilador cuadrado de 200 ms de periodo (2 etapas)
OBJETIVO: Comprobar el oscilador cuadrado.
8.2 Semana 2 - INTERROGADOR
•
•
Oscilador senoidal en puente de Wien y amplificador.
Multiplexor analógico
OBJETIVO: Verificar la señal a transmitir a la salida del multiplexor.
8.3 Semana 3 - INTERROGADOR
•
•
•
•
Etapa de potencia del interrogador (2 etapas)
Construcción y prueba de las bobinas
Medida del acoplo entre bobinas
Medida de las inductancias
OBJETIVO 1 : verificar la señal a transmitir en los emisores de los transistores de potencia
(primero con una carga resistiva de 100 ohm).
OBJETIVO 2 : Garantizar que la bobina del TAG recibe una tensión ≥ 9V durante el ciclo de
interrogación en condiciones de máximo acoplo.
NOTA : Las bobinas deberán montarse fuera del laboratorio.
30
Enunciado práctica LCEL 2009-2010, Departamento de Ingeniería electrónica, ETSIT, UPM.
8.3 Semana 4 - TAG
•
•
Acumulador de energía
Detector de portadora
OBJETIVO 1: garantizar que la tensión de alimentación del TAG (salida del acumulador de
energía) es mayor de 3 V hasta 3 ms después de extinguirse la portadora.
OBJETIVO 2: comprobar la señal de detetección de portadora a la salida de la puerta
NAND (Figura 23) y asegurar que el tiempo de respuesta del TAG es el adecuado.
8.4 Semana 5 - TAG
•
•
Reloj de bits (4 KHz)
Registro de desplazamiento y microinterruptores
OBJETIVO: garantizar que a la salida del registro de desplazamiento aparece la secuencia
de bits cuando se acercan las bobinas del TAG y del interrogador.
8.5 Semana 6 – TAG
•
•
•
Oscilador cuadrado de 100 KHz
Modulador
Etapa de potencia
OBJETIVO 1: comprobar la señal que debe transmitir el TAG (Figura 25).
OBJETIVO 2: Verificar que en la bobina del interrogador se detecta la señal emitida por el
TAG durante los ciclos de respuesta (ver anexo I).
8.5 Semana 7 - INTERROGADOR
•
•
Rectificador de precisión, amplificador, filtro y comparador.
Retraso para recuperación de la señal de respuesta libre de portadora de interrogación
OBJETIVO: Comprobar todas las señales del receptor (Figura 13 y Figura 19)
HITO – El TAG debería estar terminado en esta etapa
8.6 Semanas 8 y 9 - INTERROGADOR
•
•
•
•
•
Reloj de la máquina de estados (8 KHz)
Registro de desplazamiento y registro 74HC273
Máquina de estados incluyendo los 74HC74 y toda la lógica de control
Depuración y prueba de la máquina de estados
Comparador digital 74HC688 con microinterruptores en el interrogador
OBJETIVO 1: Verificar que a la salida de los 74HC74 se obtiene la secuencia correcta de
estados (Figura 21).
OBJETIVO 2: Verificar que en las salidas MR, CP y EN se obtienen las señales correctas
(Figura 21).
8.8 Semana 10 - INTERROGADOR
•
•
•
Monoestable para excitación del LED.
Integración y puesta a punto del sistema completo.
Realización de posibles mejoras
OBJETIVO: Finalización de la práctica básica y las mejoras.
31
Enunciado práctica LCEL 2009-2010, Departamento de Ingeniería electrónica, ETSIT, UPM.
8.9 Semana 11
OBJETIVO: Preparación del examen.
32
Enunciado práctica LCEL 2009-2010, Departamento de Ingeniería electrónica, ETSIT, UPM.
Anexo I Sincronización del osciloscopio
Con el objeto de observar la señal de respuesta entregada por el TAG, es necesario sincronizar
adecuadamente el osciloscopio. En este anexo se dan las ideas generales para llevar a cabo
esta tarea.
En primer lugar, necesitará utilizar los dos canales del osciloscopio. Para ello puede usar, por
un lado el cable que se suministra con dos pinzas en el extremo y por el otro la propia sonda
del osciloscopio.
En el canal 1 deberá visualizar la señal cuadrada de 200 ms de período generada por el
circuito (a la salida del flip flop tipo D). En el canal 2 deberá visualizar la señal en bornas de la
bobina del interrogador.
En el TAG, se recomienda colocar la combinación de bits 010101 para poder observar una
secuencia de pulsos.
Utilice el oscloscopio en el modo digital. Pase al modo dual pero sincronice con el canal 1,
seleccione la pendiente adecuada (en el caso de la figura sería pendiente negativa) para
observar lo que se ve en la Figura 29. Dependiendo de la diferencia de tiempo entre el final de
la onda de interrogación y la respuesta del TAG deberá mover el punto de sincronismo (tecla
PTR) desde –75% hasta el +25% aproximadamente para poder observar los bits con resolución
suficiente.
Punto de sincronismo
(25 %)
Canal 2
Canal 1
Figura 29 Señal que debería observarse en el osciloscopio
Para más información consulte el manual de instrucciones del osciloscopio disponible en el
laboratorio.
33
Enunciado práctica LCEL 2009-2010, Departamento de Ingeniería electrónica, ETSIT, UPM.
Anexo II Empleo de microinterruptores
Los microinterruptores que se emplearán en esta práctica, permiten seleccionar los valores de
los bits que se transmiten desde el TAG y los valores de los bits con que son comparados en el
interrogador.
Dado que el dibujo que aparece en las figuras puede dar lugar a confusión, a continuación se
detalla la forma correcta de utilizar microinterruptores para la selección de valores binarios 1 y
0. (Ver Figura 30)
Vcc
10 K
Valor 1Valor 2
1
2
3
4
5
Valor 3 Valor 4
Valor 5 Valor 6
6
Figura 30 Forma correcta de emplear microinterruptores para obtener valores binarios 0 y 1.
34
Enunciado práctica LCEL 2009-2010, Departamento de Ingeniería electrónica, ETSIT, UPM.
Bibliografía
[1] Alan V. Oppenheim y Alan S. Willsky, Señales y Sistemas, 2ª edición, Prentice-Hall, 1998.
[2] A. Bruce Carlson, Communication systems: An Introduction to Signals and Noise in Electrical
Communication, 3ª edidión, McGraw-Hill, 1986.
[3] Norbert R. Malik, Circuitos Electrónicos: Análisis, Diseño y Simulación, Prentice-Hall, 1996.
[4] Sergio Franco, Design with Operational Amplifiers and Analog Integrated Circuits, 2ª edición,
McGraw-Hill, 1997.
[5] Sergio Franco, Diseño con Amplificadores Operacionales y Circuitos Integrados Analógicos,
3ª edición, McGraw-Hill, 2005.
[6] Aspectos Prácticos de Diseño y Medida en Laboratorios de Electrónica, 2ª edición, Dpto. de
Publicaciones de la ETSIT (UPM), 2002.
35