Download OSCILADOR CONTROLADO POR CORRIENTE EN

OSCILADOR CONTROLADO POR CORRIENTE EN BAJO VOLTAJE
PARA APLICACIONES EN RADIOFRECUENCIA.
Francisco Rafael Trejo Macotela, Alejandro Díaz Sánchez.
Instituto Nacional de Astrofísica, Óptica y Electrónica.
ftrejo@inaoep.mx, adiazsan@inaoep.mx
SUMMARY
The design and simulation of two Current Controlled ring Oscillators (CCO) is presented. That
simulations had made in H-Spice using the BSIM3v.3 level 49 models for a 0.35µm process.
The proposed designs are formed by a delay cell with a topology based on current mirrors
of high excursion. These topology has very low input impedance and high output impedance [1],
besides using low voltage supply levels and low power consumption. The circuits operate with a
power supply of 1.2V and they present oscillation frequencies of 1.5 and 2.7GHz respectively,
making them feasible in radio-frequency (RF) applications, besides being integrated completely.
RESUMEN
Se presenta el diseño y simulación de dos osciladores en anillo controlados por corriente (CCO)
realizados en H-Spice utilizando el modelo BSIM3v.3 nivel 49 con una tecnología de 0.35µm.
Los diseños propuestos utilizan una celda de retardo formada por una topología basada en
espejos de corriente de alta excursión con muy baja impedancia de entrada y alta impedancia de
salida [1], además de utilizar niveles bajos en el voltaje de alimentación y bajo consumo de
potencia. Los circuitos operan con una fuente de alimentación de 1.2V y presentan frecuencias de
oscilación de 1.5 y 2.7GHz respectivamente, haciéndolos factibles en aplicaciones de
radiofrecuencia, además de ser completamente integrables.
OSCILADOR CONTROLADO POR CORRIENTE EN BAJO VOLTAJE
PARA APLICACIONES EN RADIOFRECUENCIA.
Francisco Rafael Trejo Macotela, Alejandro Díaz Sánchez.
Instituto Nacional de Astrofísica, Óptica y Electrónica.
ftrejo@inaoep.mx, adiazsan@inaoep.mx
RESUMEN
Se presenta el diseño y simulación de dos osciladores en
anillo controlados por corriente (CCO) realizados en HSpice utilizando el modelo BSIM3v.3 nivel 49 con una
tecnología de 0.35µm.
Los diseños propuestos utilizan una celda de retardo
formada por una topología basada en espejos de
corriente de alta excursión con muy baja impedancia de
entrada y alta impedancia de salida [1], además de
utilizar niveles bajos en el voltaje de alimentación y
bajo consumo de potencia. Los circuitos operan con una
fuente de alimentación de 1.2V y presentan frecuencias
de oscilación de 1.5 y 2.7GHz respectivamente,
haciéndolos
factibles
en
aplicaciones
de
radiofrecuencia, además de ser completamente
integrables.
Palabras clave: CCO, VCO, RF, Ruido de Fase, Bajo
Voltaje, PLL.
1. INTRODUCCIÓN
En sistemas de comunicación móvil, las capacidades de
baja potencia y bajo costo de manufactura son
propiedades esenciales: un bajo consumo de potencia
incrementa el tiempo de vida de la batería y autonomía,
mientras que un bajo costo de manufactura es necesario
en un ambiente competitivo [2].
En la actualidad, para la fabricación de los circuitos
para radiofrecuencia (RF) en el orden de Gigahertz,
algunos han optado por tecnologías de GaAs, la cual
presenta un alto desempeño, aunque resulta muy costosa
[3]. Dado este inconveniente, la mayoría de los
diseñadores han optado por reducir los costos de
fabricación utilizando tecnologías menos caras como
SiGe, bipolares de silicio y BiCMOS, especialmente
para aplicaciones en 900MHz [4-5,10-11].
Reconociendo esta tendencia, los circuitos que se
desarrollan en esta trabajo se basan en tecnología
completamente CMOS para obtener buen rendimiento a
un bajo costo de fabricación. Aunado a esto, los
sistemas se desarrollan con técnicas de bajo voltaje y así
obtener sistemas de alto desempeño dentro del mercado
actual.
Utilizando un oscilador con estructura diferencial
reduce los efectos del ruido en modo común y la
magnitud de los picos de corriente inyectados en la
fuente de alimentación y en el substrato, llevando como
resultado una menor generación de ruido de fase del
oscilador.
Un oscilador de anillo diferencial con un número par
de etapas es usado particularmente para generar salidas
en cuadratura.
La frecuencia de oscilación fosc en un oscilador en
anillo es inversamente proporcional al número de etapas
N y al retardo por etapa Td
f osc =
1
2 ⋅ N ⋅ Td
(1)
Desde el punto de vista de velocidad y potencia, es
deseable disminuir el número de etapas tanto como sea
posible, sin embargo, un menor número de etapas N,
conlleva a una mayor dificultad en lograr el corrimiento
de fase necesario para la oscilación. El mínimo número
de etapas para lograr salidas en cuadratura es N=2. Los
osciladores propuestos son diseñados con cuatro y dos
etapas, debido a que en aplicaciones de RF es necesario
lograr una cuadratura casi perfecta de las señales de
salida.
Para que un sistema retro-alimentado negativamente
presente oscilación sostenida, es necesario que satisfaga
las siguientes dos condiciones
1.- Condición de fase: El cambio de fase a través del
lazo sea igual a 180°.
∠H ( jω o ) = 180°
(2)
2.- Condición de ganancia: La ganancia total a
través del lazo en la frecuencia de oscilación ω0, sea
mayor o igual a la unidad.
H ( jω o ) ≥ 1
(3)
Estos criterios son conocidos como “Criterios de
oscilación de Barkhausen” [6].
+
2. TOPOLOGÍA PROPUESTA
-
En el campo de las comunicaciones inalámbricas, los
sistemas PLL´s (phase locked loops) realizan la
conversión de frecuencia de las señales. Éstos, a su vez,
dependen ampliamente de los osciladores (LO), pues
determinan (en gran medida), el ruido de fase y el
consumo de potencia en todo el sistema.
La celda básica de retardo se presenta en la Fig. 1.
El voltaje de compuerta del transistor M1 presenta una
alta impedancia, copiando así la corriente que circula a
través de éste, hacia el transistor M3. Dado que M1,
M3, M4 y M5 son de dimensiones iguales, el circuito no
presenta ganancia.
La conexión que polariza el transistor M1, y la
inyección de la señal a través de la fuente de M1
permite bajas caídas de voltaje en los transistores, dando
como resultado, un bajo voltaje de alimentación. La
impedancia de entrada que presenta esta celda es muy
baja, siendo
 1  1 
(4)


Rin = 
g
g
r
 m 2  m o 
VDD
IBIAS2
IBIAS1
IBIAS3
VBIAS
VBIAS
M2
Iout+
M5
Iin+
M3
IBIAS4
Iin-
M1
IoutM4
C1
M6
C2
a)
Iin+
+
-
Q
+
+
+
+
+
-
-
-
+
I
+
a)
+
-
Q
+
+
+
-
+
-
I
+
b)
Fig 2. Oscilador controlado por corriente de a)4 y b)2
etapas.
3. RESULTADOS DE SIMULACIÓN
Para que un oscilador retro-alimentado de cuatro etapas
presente oscilación, es necesario que cada una de ellas
presente una fase de 45° en la frecuencia de oscilación;
simulando una celda de retardo, se puede observar en la
figura 3 la ganancia y fase de la celda de retardo. La
fase de 45° se presenta en una frecuencia de 1.55GHz
que es aproximadamente la frecuencia de oscilación del
CCO1. Las señales de salida del CCO1 se presentan en
la figura 4, éstas presentan un error de cuadratura menor
a 1°, además de una excursión de la señal de 220µA de
pico a pico. Para observar la respuesta en frecuencia, se
obtiene la transformada rápida de Fourier, teniendo la
fundamental en cerca de 1.5GHz (Fig. 5), con una
distancia a la tercera armónica de 40dB. Puede
observarse que la segunda armónica se encuentra muy
atenuada (68dB aprox. por debajo de la fundamental),
esto se debe a la utilización de una topología
completamente diferencial.
Iout+
Iin-
+
-
+
Iout+
b)
Fig 1. a)Esquemático y b)Representación de la celda
básica del oscilador controlado por corriente.
Los CCO están diseñados para operar con cuatro
(CCO1), y dos etapas (CCO2), para lograr salidas de
señal en cuadratura (Fig. 2). Además, el ser
diferenciales lo hace inmune a ruidos en modo común,
reflejándose en la atenuación de las armónicas pares,
como se verá mas adelante.
Fig. 3. Ganancia y fase de la celda de retardo para el
CCO1.
Fig. 4. Señales de salida del CCO1.
Fig. 6. Señales de salida del CCO2.
consumo de 7.68mW, utilizando una corriente de
polarización de 800µA.
En este caso, la fase de cada etapa debe ser de 90° para
que exista oscilación, esto se puede observar en la Fig. 6
donde los 90° se alcanzan en una frecuencia de 2.9GHz
para la celda de retardo. Las señales de salida del CCO2
se presentan el la figura Fig.7, donde se tiene un error
de cuadratura de hasta 6.5° . La distancia entre la
frecuencia fundamental y la tercera armónica es de
45.2dB (Fig. 8).
Fig 5. Respuesta en frecuencia del CCO1.
El consumo de potencia del CCO1 es de 7.68mW,
utilizando una corriente de polarización de 400µA.
Todos los transistores son diseñados con un ancho
mínimo de canal (es decir, con 1 lambda, λ=0.3µm). En
algunos diseños que se pueden encontrar en la literatura,
la mayoría de ellos utilizan voltajes de alimentación por
arriba de 3V [7-10], consumos de potencia superiores a
10mW [7-11] y frecuencias de operación menores a
1.2GHz [7-10].
Se realizó un segundo diseño, donde el CCO se
realiza con dos etapas. Este oscilador opera a una
frecuencia de 2.7GHz, lo cual lo hace adecuado para
aplicaciones en WCDMA, donde las comunicaciones
inalámbricas actuales se están enfocando. El CCO2
opera a 1.2V de voltaje de alimentación con un
Fig. 7. Señales de salida del CCO2.
[3] Heng Chia Chang, Xudong Cao, Umesh K. Mishra y
Robert A. York, “Phase Noise in Coupled Oscillators:
Theory and Experiment”, IEEE Trans. On Microwave
Theory and Techniques, Vol. 45, No. 5, pp. 604-615,
Mayo 1997.
[4] Behzad Razavi, “A 900-MHz/1.8-GHz CMOS
transmitter for dual-band applications”, IEEE, 1998.
[5] Fco. Rafael Trejo Macotela, Tesis de maestría:
“Diseño de los elementos de un sistema de conversión a
450MHz para un receptor Armstrong”, INAOE, 2001.
[6] Ali Hajimiri y Thomas H. Lee, The design of low
noise oscillators, Kluwer Academic Publishers,
Boston/Dordrecht/London, 2000.
Fig. 8. Respuesta en frecuencia del CCO2.
4. CONCLUSIONES
Se ha presentado el diseño de dos CCO (dos y cuatro
etapas) los cuales presenta características importantes
que los hacen atractivos en diseños de RF. Los
osciladores presentan un bajo voltaje de alimentación
(1.2V), bajo consumo de potencia (7.68mW), pequeño
error de cuadratura en las señales de salida (< 1°) para el
OSC1, todo esto a una frecuencia de 1.5GHz (OSC1) y
2.5GHz (OSC2). Se han diseñado con una tecnología de
AMS 0.35µm. Al no utilizar inductores, hace el sistema
completamente integrable.
5. AGRADECIMIENTOS
Agradezco al CONACyT que me ha apoyado a realizar
mis estudios de posgrado a través de la beca otorgada
con número de expediente 143821. Agradezco también
a la Fundación TELMEX por la beca otorgada para la
realización de mis estudios. Agradezco también a mis
padres por su apoyo incondicional durante mis estudios.
Este trabajo es financiado parcialmente por el
CONACyT con número de proyecto 37470-A.
6. REFERENCIAS
[1] Shouli Yan y Edgar Sánchez Sinencio, “Low Voltaje
Analog Circuit Design Techniques: A tutorial”, IEICE
Trans. Analog Integrated Circuits and Systems, Vol.
E00-A, No. 2, pp. 1-17, Febrero 2000.
[2] Behzad Razavi, RF Microelectronics, Prentice Hall,
1998.
[7] Rafael J. Betancourt Zamora y Thomas H. Lee,
“Low phase noise CMOS ring oscillator VCOs for
frequency synthesis”, Stanford University, Julio 27,
1998.
[8] J. Maneatis y M. Horomitz, “Precise delay
generation using coupled oscillators”, IEEE Journal
Solid State Circuits, Vol. 18, No. 12, pp. 1273−1282,
Diciembre 1992.
[9] Cicero Vaucher y Dieter Kasperkovitz, “A wideband tuning system for fully integrated satellite
receivers”, IEEE Journal of Solid−State Circuits, Vol.
33, No. 7, pp. 987−997, Julio 1998.
[10] Liang Dai y Ramesh Harjani, “A Low phase noise
CMOS ring oscillator with differential control and
quadrature outputs”, IEEE, Universidad de Minnesota,
Minneapolis, MN 55455, pp 134-138, 2001.
[11] Chan Hong Park y Beomsup Kim, “A low noise,
900MHz VCO in 0.6µm CMOS”, IEEE Journal Solid
State Circuits, Vol. 34, No. 5, pp. 586−1282, Mayo
1999.
[12] Frank Herzel, Pierschel, Peter Weger y Marc
Tiebout, “Phase noise in a differential CMOS Voltage
Controlled Oscillator for RF Applications”, IEEE
Transactions on Circuits and Systems II, Vol. 47, No. 1,
pp. 11−15 Enero 2000.